|
2023年10月12日，上海合見工業(yè)軟件集團(tuán)有限公司（簡(jiǎn)稱“合見工軟”）正式發(fā)布“EDA新國產(chǎn)多維演進(jìn)戰(zhàn)略”并同時(shí)重磅發(fā)布了多款全新國產(chǎn)自主自研的EDA與IP產(chǎn)品。產(chǎn)品覆蓋全場(chǎng)景數(shù)字驗(yàn)證硬件、虛擬原型平臺(tái)、可測(cè)性設(shè)計(jì)DFT、電子系統(tǒng)研發(fā)管理和高速接口IP多個(gè)領(lǐng)域，跨越數(shù)字驗(yàn)證、數(shù)字實(shí)現(xiàn)、系統(tǒng)級(jí)工具、IP方案多個(gè)維度，多產(chǎn)品線并行研發(fā)，構(gòu)筑了“芯片-軟件-系統(tǒng)-應(yīng)用”的芯片與整機(jī)系統(tǒng)聯(lián)動(dòng)設(shè)計(jì)與產(chǎn)業(yè)生態(tài)，有力支撐中國芯片行業(yè)發(fā)展。 在發(fā)布戰(zhàn)略與創(chuàng)新成果的同時(shí)，合見工軟還與上海集成電路技術(shù)與產(chǎn)業(yè)促進(jìn)中心正式簽署了戰(zhàn)略合作協(xié)議，通過優(yōu)勢(shì)互補(bǔ)，打造長期、友好、多贏的戰(zhàn)略合作伙伴關(guān)系，共同搭建以國產(chǎn)EDA軟件為基礎(chǔ)的中國集成電路設(shè)計(jì)自主研發(fā)生態(tài)服務(wù)平臺(tái)，建立集人才、技術(shù)、數(shù)據(jù)、產(chǎn)品、應(yīng)用、行業(yè)于一體的可持續(xù)產(chǎn)業(yè)生態(tài)，助力中國機(jī)場(chǎng)電路產(chǎn)業(yè)的可持續(xù)發(fā)展。 本次發(fā)布的創(chuàng)新產(chǎn)品為： • 商用級(jí)、高性能、全場(chǎng)景驗(yàn)證硬件系統(tǒng)UniVista Unified Verification Hardware System（簡(jiǎn)稱“UVHS”） • 商用級(jí)虛擬原型設(shè)計(jì)與仿真工具套件UniVista V-Builder/vSpace • 商用級(jí)、高效測(cè)試向量自動(dòng)生成工具UniVista Tespert ATPG • 全新一代UniVista EDMPro電子系統(tǒng)研發(fā)管理平臺(tái) • 首款自主知識(shí)產(chǎn)權(quán)的全國產(chǎn)PCIe Gen5完整解決方案UniVista PCIe Gen5 IP 合見工軟作為數(shù)字芯片EDA技術(shù)的創(chuàng)新領(lǐng)導(dǎo)公司，在技術(shù)更為領(lǐng)先、挑戰(zhàn)更復(fù)雜的數(shù)字芯片設(shè)計(jì)和驗(yàn)證領(lǐng)域已有多項(xiàng)創(chuàng)新成果。本次發(fā)布的五款新產(chǎn)品，提升了目前國產(chǎn)EDA工具關(guān)鍵點(diǎn)的技術(shù)水平，展現(xiàn)了合見工軟強(qiáng)大的研發(fā)能力和對(duì)客戶的支持能力。 其中，全新發(fā)布的全場(chǎng)景驗(yàn)證硬件系統(tǒng)UVHS與商用級(jí)虛擬原型設(shè)計(jì)與仿真工具套件UniVista V-Builder/vSpace組合，同時(shí)結(jié)合公司原有的多款驗(yàn)證產(chǎn)品包括數(shù)字仿真器UVS、數(shù)字調(diào)試器UVD、驗(yàn)證管理軟件VPS等產(chǎn)品，已全面覆蓋從早期虛擬架構(gòu)設(shè)計(jì)建模、中期硬件仿真加速、中期子系統(tǒng)級(jí)軟件到后期全芯片級(jí)原型驗(yàn)證的全場(chǎng)景需求，搭建了完整的全國產(chǎn)自主自研數(shù)字芯片驗(yàn)證全流程解決方案。 合見工軟首席技術(shù)官賀培鑫表示：“合見工軟在成立短短兩年半的時(shí)間以來，從數(shù)字驗(yàn)證切入，目前已經(jīng)在數(shù)字芯片全流程EDA工具與設(shè)計(jì)IP、系統(tǒng)級(jí)領(lǐng)域達(dá)到多維演進(jìn)、廣泛布局，展現(xiàn)了合見工軟強(qiáng)大的研發(fā)能力和完善的平臺(tái)型機(jī)制支撐能力。本次發(fā)布的全場(chǎng)景驗(yàn)證硬件系統(tǒng) UVHS，進(jìn)一步加強(qiáng)合見工軟在數(shù)字芯片驗(yàn)證EDA市場(chǎng)的競(jìng)爭(zhēng)力。同時(shí)快速推出應(yīng)用于數(shù)字芯片實(shí)現(xiàn)流程的可測(cè)試設(shè)計(jì)工具 UVTespert-ATPG，正式挺進(jìn)了數(shù)字芯片實(shí)現(xiàn)EDA市場(chǎng)。在IP方面，我們成功并購北京諾芮，進(jìn)入設(shè)計(jì)IP市場(chǎng)，并大大加速了諾芮原有IP在頭部企業(yè)的商業(yè)拓展和新產(chǎn)品推出進(jìn)程，不到一年時(shí)間即推出全新PCIe Gen5控制器IP。同時(shí)，推出的早期架構(gòu)探索和片上軟件開發(fā)的虛擬原型設(shè)計(jì)工具V-Builder/vSpace，進(jìn)一步加強(qiáng)我們?cè)跀?shù)字芯片早期架構(gòu)探索和軟件開發(fā)市場(chǎng)的競(jìng)爭(zhēng)力，以及應(yīng)用于整機(jī)系統(tǒng)板級(jí)設(shè)計(jì)的新一代電子產(chǎn)品設(shè)計(jì)數(shù)據(jù)管理平臺(tái)EDMPro，構(gòu)筑了‘芯片-軟件-系統(tǒng)-應(yīng)用’的芯片與整機(jī)系統(tǒng)聯(lián)動(dòng)設(shè)計(jì)與產(chǎn)業(yè)生態(tài)。” 精工匠心，驗(yàn)證賦能：全場(chǎng)景驗(yàn)證硬件系統(tǒng)彰顯自主創(chuàng)新力 近年來智能駕駛、數(shù)據(jù)中心、人工智能等大規(guī)模芯片應(yīng)用不斷涌現(xiàn)，芯片公司的設(shè)計(jì)與驗(yàn)證團(tuán)隊(duì)持續(xù)面臨越來越大的設(shè)計(jì)規(guī)模和功能集成度所帶來的仿真性能和驗(yàn)證任務(wù)的復(fù)雜多樣性的挑戰(zhàn)。對(duì)于芯片公司而言，一方面，急需解決數(shù)十億門規(guī)模以上的設(shè)計(jì)如何在系統(tǒng)軟硬件驗(yàn)證階段，快速的實(shí)現(xiàn)設(shè)計(jì)啟動(dòng)，獲取更高的仿真性能，從而在有效的時(shí)間內(nèi)執(zhí)行完軟硬件協(xié)同調(diào)試任務(wù)；另一方面，也渴望更早開始以更快的速度執(zhí)行更為復(fù)雜的應(yīng)用軟件，以進(jìn)行更為廣泛的系統(tǒng)測(cè)試和量產(chǎn)軟件開發(fā)。 合見工軟推出全新商用級(jí)、高性能、全場(chǎng)景驗(yàn)證硬件系統(tǒng)UniVista Unified Verification Hardware System（簡(jiǎn)稱“UVHS”），以更好地解決大規(guī)模數(shù)字芯片功能驗(yàn)證流程中所面對(duì)的仿真性能、設(shè)計(jì)啟動(dòng)效率和復(fù)雜多任務(wù)場(chǎng)景的挑戰(zhàn)。UVHS是創(chuàng)新的高性能、大容量全場(chǎng)景驗(yàn)證專用硬件加速平臺(tái)，集成了自主研發(fā)的全流程時(shí)序驅(qū)動(dòng)的智能編譯軟件UVHS Compiler，可以在單一驗(yàn)證EDA系統(tǒng)中以不同運(yùn)行模式，來應(yīng)對(duì)復(fù)雜多樣的SoC軟硬件驗(yàn)證任務(wù)所帶來的全場(chǎng)景要求。目前該產(chǎn)品已在多家客戶的主流大芯片項(xiàng)目中成功完成超過60億門設(shè)計(jì)規(guī)模的實(shí)際商業(yè)化部署，并實(shí)現(xiàn)成功流片迭代。 全場(chǎng)景驗(yàn)證硬件系統(tǒng)UVHS是合見工軟更廣泛的數(shù)字EDA產(chǎn)品組合的重要產(chǎn)品之一，結(jié)合其它驗(yàn)證產(chǎn)品打造了全場(chǎng)景驗(yàn)證解決方案，目前已實(shí)現(xiàn)了在HPC、AI加速卡、GPU、ADAS、DPU等領(lǐng)域的國內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用，在數(shù)字芯片EDA工具的高端市場(chǎng)上，全面展示了合見工軟公司產(chǎn)品的強(qiáng)大技術(shù)實(shí)力和對(duì)客戶的支持能力。 客戶評(píng)價(jià)： 中興微電子有線系統(tǒng)部部長賀志強(qiáng)表示： “合見工軟的高性能原型驗(yàn)證平臺(tái)UV APS已在中興通訊的多個(gè)項(xiàng)目中得到成功部署，并在我們的各個(gè)工程團(tuán)隊(duì)中收到了積極的反饋。我們非常高興地看到，基于成熟的軟硬件系統(tǒng)架構(gòu)，合見工軟推出了高效能的全場(chǎng)景驗(yàn)證硬件系統(tǒng)UVHS。該產(chǎn)品為我們?cè)谲浻布䥇f(xié)同驗(yàn)證方面所面臨的性能和調(diào)試挑戰(zhàn)提供了一個(gè)優(yōu)異的解決方案。在我們的項(xiàng)目中，經(jīng)常會(huì)在硬件加速器上執(zhí)行一些長軟件測(cè)試用例，所以運(yùn)行性能和快速定位問題的能力是我們的必須要求。UVHS的高效定位調(diào)試功能對(duì)我們非常有用，結(jié)合全信號(hào)可見能力，能夠幫我們迅速找到問題根因，其在多個(gè)項(xiàng)目中展示了出色的效果。我們期待在未來的合作中看到UVHS的更廣泛應(yīng)用，以提高生產(chǎn)效率并加速項(xiàng)目的完成。” 更多產(chǎn)品信息，請(qǐng)?jiān)L問：https://www.univista-isg.com/news_details.html?id=135 全場(chǎng)景驗(yàn)證，軟硬件協(xié)同開發(fā)：虛擬原型解決方案 完整的電子系統(tǒng)級(jí)解決方案包括芯片硬件和運(yùn)行在芯片上的應(yīng)用軟件，隨著系統(tǒng)對(duì)軟件需求的不斷增長，軟件開發(fā)現(xiàn)已成為芯片開發(fā)過程中最耗費(fèi)時(shí)間和資源的環(huán)節(jié)之一，需要盡可能的在芯片開發(fā)周期中讓軟件的開發(fā)測(cè)試工作提前開始，不再依賴于芯片硬件的開發(fā)狀態(tài)，通過軟硬件協(xié)同以并行開發(fā)，加速產(chǎn)品整體開發(fā)的進(jìn)度。 合見工軟推出商用級(jí)虛擬原型設(shè)計(jì)與仿真工具套件UniVista V-Builder/vSpace，包括系統(tǒng)級(jí)原型設(shè)計(jì)工具V-Builder和虛擬原型仿真環(huán)境vSpace。可以幫助用戶在芯片與整機(jī)系統(tǒng)設(shè)計(jì)過程中更早的開始進(jìn)行軟件開發(fā)、架構(gòu)探索與軟件功能調(diào)試，實(shí)現(xiàn)軟硬件協(xié)同設(shè)計(jì)與驗(yàn)證，提高開發(fā)效率，縮短產(chǎn)品上市時(shí)間。 創(chuàng)新的UniVista V-Builder/vSpace突破了傳統(tǒng)的基于真實(shí)硬件的軟件開發(fā)與測(cè)試限制，解決了軟硬件解耦難題，并且在原型創(chuàng)建、編譯與仿真性能方面更具優(yōu)勢(shì)。該平臺(tái)與全場(chǎng)景驗(yàn)證硬件系統(tǒng)UVHS、先進(jìn)FPGA原型驗(yàn)證系統(tǒng)UV APS和系統(tǒng)級(jí)IP驗(yàn)證方案HIPK組合成為合見工軟芯片到系統(tǒng)（Silicon to System）全場(chǎng)景驗(yàn)證解決方案，并已經(jīng)實(shí)現(xiàn)了在人工智能等領(lǐng)域的國內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。 客戶評(píng)價(jià)： 燧原科技驗(yàn)證平臺(tái)負(fù)責(zé)人任承志表示：“虛擬原型技術(shù)通過將軟硬件集成開發(fā)驗(yàn)證左移、以及靈活易用的快速部署特點(diǎn)，已證明為燧原科技的產(chǎn)品高質(zhì)量高效率交付提供可靠的流程保障。 我們與合見工軟的專家團(tuán)隊(duì)深度合作，在項(xiàng)目設(shè)計(jì)中選用UniVista V-Builder/vSpace工具套件，它可以支持用戶自研標(biāo)準(zhǔn)TLM模型導(dǎo)入，同時(shí)在第三方處理器模型集成、支持PCIe SR-IOV、多線程仿真加速等多個(gè)關(guān)鍵技術(shù)點(diǎn)上可以提供業(yè)界一流的解決方案。我們很高興能夠看到國產(chǎn)自主知識(shí)產(chǎn)權(quán)的虛擬化仿真方案能支持燧原科技的云端算力產(chǎn)品進(jìn)一步演進(jìn)。” 更多產(chǎn)品信息，請(qǐng)?jiān)L問：https://www.univista-isg.com/news_details.html?id=136 挺進(jìn)數(shù)字實(shí)現(xiàn)，提升量產(chǎn)競(jìng)爭(zhēng)力：測(cè)試向量自動(dòng)生成工具 集成電路的測(cè)試是整個(gè)集成電路設(shè)計(jì)和生產(chǎn)過程中不可或缺的核心環(huán)節(jié)，高品質(zhì)、低成本的測(cè)試是保證芯片質(zhì)量的關(guān)鍵。在可測(cè)試設(shè)計(jì)（DFT）中，項(xiàng)目調(diào)試的時(shí)間占整個(gè)設(shè)計(jì)驗(yàn)證周期的50%以上，而高效的測(cè)試向量自動(dòng)生成工具（ATPG）是獲得最優(yōu)測(cè)試的必要保證。 合見工軟推出擁有自主知識(shí)產(chǎn)權(quán)的商用級(jí)、高效測(cè)試向量自動(dòng)生成工具UniVista Tespert ATPG，幫助工程師在進(jìn)行大規(guī)模SoC集成電路設(shè)計(jì)中實(shí)現(xiàn)DFT設(shè)計(jì)，以降低測(cè)試成本，提升芯片質(zhì)量和良率，縮短芯片設(shè)計(jì)周期，助力集成電路測(cè)試快速簽核，目前已經(jīng)實(shí)現(xiàn)了在人工智能、數(shù)據(jù)中心、消費(fèi)類電子等領(lǐng)域的國內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。 UniVista Tespert ATPG 創(chuàng)新自研多線程并行引擎，可以利用48線程實(shí)現(xiàn)高達(dá)29倍的提速，同時(shí)配合高效的測(cè)試向量生成算法，保證了最終測(cè)試向量的有效性和高故障覆蓋率。同時(shí)，UniVista Tespert ATPG 支持基于時(shí)序邏輯的硬件壓縮，相比于傳統(tǒng)的組合邏輯的壓縮結(jié)構(gòu)，具備更高壓縮比，可以幫助測(cè)試工程師解決越來越嚴(yán)峻的芯片“大”規(guī)模“少”管腳帶來的挑戰(zhàn)，大幅的降低測(cè)試時(shí)間和成本。 客戶評(píng)價(jià)： 上海富瀚微電子股份有限公司副總經(jīng)理劉文江表示：“UniVista Tespert ATPG工具為我們?cè)谛酒蓽y(cè)試設(shè)計(jì)解決方案上提供了新的選擇。UniVista Tespert ATPG在自動(dòng)測(cè)試向量生成上各項(xiàng)指標(biāo)和主流EDA廠商相當(dāng)，部分指標(biāo)甚至更加出色。如UniVista Tespert ATPG強(qiáng)大的圖形調(diào)試功能，簡(jiǎn)潔易用、響應(yīng)快速、運(yùn)行穩(wěn)定，大大提升了工程師的工作效率。我們很期待UniVista Tespert ATPG后續(xù)在更多的項(xiàng)目中成功落地。” 更多產(chǎn)品信息，請(qǐng)?jiān)L問：https://www.univista-isg.com/news_details.html?id=137 芯機(jī)聯(lián)動(dòng)，賦能復(fù)雜系統(tǒng)研發(fā)：新一代電子系統(tǒng)研發(fā)管理平臺(tái) 隨著5G、AI、自動(dòng)駕駛等技術(shù)的發(fā)展，電子系統(tǒng)已經(jīng)越來越復(fù)雜，研發(fā)過程中的各類型管理問題也日顯突出。其中如何讓設(shè)計(jì)團(tuán)隊(duì)使用統(tǒng)一、規(guī)范化的資源庫，設(shè)計(jì)過程中的數(shù)據(jù)如何進(jìn)行管理和版本控制，設(shè)計(jì)的階段性成果如何進(jìn)行評(píng)審和問題閉環(huán)，如何快速進(jìn)行設(shè)計(jì)規(guī)則的自動(dòng)化檢查，及時(shí)發(fā)現(xiàn)和解決質(zhì)量問題，是目前設(shè)計(jì)工程師遇到的重點(diǎn)挑戰(zhàn)。 合見工軟推出全新一代UniVista EDMPro電子系統(tǒng)研發(fā)管理平臺(tái)。與前一代電子數(shù)據(jù)管理平臺(tái)EDMPro相比，本次新一代版本在多個(gè)組件上進(jìn)行了技術(shù)創(chuàng)新與迭代，包括新一代EDMPro RMS資源庫管理系統(tǒng)、新一代EDMPro ERS電子設(shè)計(jì)評(píng)審系統(tǒng)以及新一代EDMPro ERC電子設(shè)計(jì)自動(dòng)化檢查系統(tǒng)。經(jīng)過多家頭部企業(yè)客戶的應(yīng)用迭代，新一代工具套件在用戶界面、操作響應(yīng)、執(zhí)行效率、主流EDA工具的協(xié)同等方面都進(jìn)行了較大提升。該工具套件現(xiàn)已實(shí)現(xiàn)在消費(fèi)電子、通訊、計(jì)算機(jī)、航天航空等領(lǐng)域的國內(nèi)頭部企業(yè)中的成功部署應(yīng)用。 客戶評(píng)價(jià)： 中興通訊EDA經(jīng)理儲(chǔ)明聚表示：“UniVista EDMPro系列產(chǎn)品在針對(duì)目前電子設(shè)計(jì)管理問題，帶來積極作用，如RMS對(duì)資源庫的管理，有助于設(shè)計(jì)師更方便的選擇需要的器件；ERS目前已經(jīng)使用在一些項(xiàng)目上，問題提取、定位比之前要更加方便，基于線上的問題閉環(huán)管理，可以很直接的了解所有問題狀態(tài)，掌握評(píng)審進(jìn)度；結(jié)構(gòu)化數(shù)據(jù)管理，對(duì)后續(xù)改善產(chǎn)品質(zhì)量、提升設(shè)計(jì)能力都有參考意義。ERC的自動(dòng)化檢查也將提升我們?cè)跈z查規(guī)則檢查的效率，部署UniVista EDMPro平臺(tái)，令我們的工程師能更專注在設(shè)計(jì)、創(chuàng)新上。” 更多產(chǎn)品信息，請(qǐng)?jiān)L問：https://www.univista-isg.com/news_details.html?id=137 全面服務(wù)，EDA+IP：首款自研全國產(chǎn)解決方案 在當(dāng)今的數(shù)字化、智能化時(shí)代，從消費(fèi)電子到高性能計(jì)算、大數(shù)據(jù)處理、人工智能等領(lǐng)域，對(duì)數(shù)據(jù)吞吐量、帶寬、延遲、功耗等都有愈來愈嚴(yán)苛的要求。而大規(guī)模SoC設(shè)計(jì)中，架構(gòu)設(shè)計(jì)中成熟可靠IP的應(yīng)用，是目前芯片設(shè)計(jì)的重要一環(huán)。 合見工軟推出首款自主知識(shí)產(chǎn)權(quán)的全國產(chǎn)PCIe Gen5完整解決方案——UniVista PCIe Gen5 IP，支持多應(yīng)用、多模式，擁有優(yōu)秀的商用級(jí)高帶寬、高可靠、低延遲、低功耗特性，可更好地解決芯片設(shè)計(jì)中對(duì)IO帶寬的挑戰(zhàn)。UniVista PCIe Gen5 IP解決方案包括合見工軟自主自研的PCIe Gen5 Controller 與合作方的32G Serdes，支持多種配置，可廣泛應(yīng)用在高性能計(jì)算HPC、人工智能AI、存儲(chǔ)Storage、PCIe Switch/Retimer等多類芯片設(shè)計(jì)中，該IP現(xiàn)已成功應(yīng)用在客戶芯片中。 UniVista PCIe Gen5 IP解決方案具有最高支持512G帶寬的卓越性能，向下支持PCIe Gen1至Gen4的特性，可幫助芯片設(shè)計(jì)人員實(shí)現(xiàn)高帶寬片間傳輸需求，可選AXI接口和TL FIFO接口，單通道 controller + PHY的功耗小于350mw，提供了可靠、高速、低功耗的高性能解決方案。 客戶評(píng)價(jià)： 集益威市場(chǎng)和銷售副總裁李防震表示：“多年以來我們與合見工軟旗下的諾芮集成電路建立了良好的合作關(guān)系，雙方在眾多領(lǐng)域有深度合作，在以太網(wǎng)相關(guān)產(chǎn)品上已經(jīng)合作完成了多個(gè)客戶的設(shè)計(jì)案例，在PCIe的合作上我們也是信心滿滿，期待未來雙方在國產(chǎn)先進(jìn)IP上實(shí)現(xiàn)更多的突破。” 更多產(chǎn)品信息，請(qǐng)?jiān)L問：https://www.univista-isg.com/news_details.html?id=139 |
