|
賽靈思公司 (Xilinx) 今天宣布， 為推進可編程勢在必行之必然趨勢， 正對系統工程師在全球發布賽靈思新一代可編程FPGA平臺。和前代產品相比， 全新的平臺功耗降低一半，而性能提高兩倍。通過選擇一個高性能低功耗的工藝技術，一個覆蓋所有產品系列的、統一的、可擴展的架構，以及創新的工具，賽靈思將最大限度地發揮 28 納米技術的價值， 為客戶提供具備 ASIC 級功能的 FPGA，以滿足其成本和功耗預算的需求。同時還能通過簡單的設計移植和 IP 再利用，大幅提升設計人員的生產力。 目前，過高的 ASIC 設計和制造成本、快速演化的相關標準、縮減物料清單以及對軟硬件可編程性的需求，與當前經濟不景氣且員工數量減少的狀況相互交織，令當前的現實環境雪上加霜，迫使電子產品設計人員必須逐步把 FPGA 用作 ASIC 和 ASSP 的替代方案。賽靈思將上述各種趨勢的互相交織，視為可編程技術勢在必行的重要驅動因素。 同時，功耗管理及其對系統成本和性能的影響也是當前電子系統設計人員和制造商所首要關注的問題。隨著競爭日益激烈，盡力降低功耗、加強對熱耗散的有效管理、并同時在由價格和性能驅動的功能方面保持領先等更加不可或缺。 賽靈思可編程平臺開發全球高級副總裁 Victor Peng 說：“在 28 納米這個節點上，靜態功耗是器件總功耗的重要組成部分，有時甚至是決定性的因素。由于提高可用系統性能和功能的關鍵在于控制功耗，因此為了實現最高功效，首先必須選用適合的工藝技術。我們選擇了臺灣半導體制造有限公司 (TSMC)和三星(Samsung)的高介電層/金屬閘 (high-k metal gate)高性能低功耗工藝技術，以使新一代 FPGA 能最大限度地降低靜態功耗，確保發揮28 納米技術所帶來的最佳性能和功能優勢。” 與標準的高性能工藝技術相比，高性能低功耗工藝技術使得 FPGA 的靜態功耗降低了 50%，較低的靜態功耗可讓賽靈思向客戶交付業界功耗最低的 FPGA，且比前代器件的總功耗減少 50%。同時，新一代開發工具通過創新時鐘管理技術可將動態功耗降低 20%，而對賽靈思業界領先的部分重配置技術的增強，將幫助設計人員進一步降低33%的功耗和系統成本。 為解決互聯層面上的系統性能瓶頸問題，賽靈思將提供業界最高性能的接口，充分滿足客戶對高帶寬芯片間、板間和設備間互聯的需求。由于客戶日益將 FPGA 用作其系統的主要（乃至核心）器件，因而互聯接口就變得尤為重要，同時其也決定著在 ASIC 和 ASSP 方案不適用時，新一代FPGA 將如何幫助客戶構建系統。 保障 IP 和設計投資 工具的改善再加之統一的 ASMBL 架構可提高效率，進而減少對設計方案的修改需求，調節高性能和低成本器件之間的轉換，并在 Spartan-6 和 Virtex-6 FPGA 客戶今后開發新一代產品時簡化其設計方案的移植。 統一的架構可使賽靈思得以實現其“可插接 IP”的愿景，從而幫助客戶保障其 IP 投資，并更方便地推出滿足多種終端市場需求的產品系列。可插接 IP 和架構統一還能通過降低 IP 開發成本創建規模更大、響應性更強的業界集群，最終支持賽靈思通過目標設計平臺加速創新和降低開發成本的戰略。 為支持 IP 模塊的互聯和嵌入式系統的構建，賽靈思于2009 年 10 月宣布與 ARM 合作開發新一代 AMBA AXI™ 規范且擴展支持 FPGA 實施方案，這將為軟硬件設計人員提供經實踐檢驗、廣泛采用的標準，進一步推進 IP 的開發和重用。 加速平臺發展，推動可編程技術勢在必行之發展趨勢 隨著 ASIC 和 ASSP變得只適用于那些最大批量規模的應用，賽靈思積極致力于的降低總功耗的努力，在全面發掘 FPGA 的可用潛力以幫助系統支持多種應用方面就越發重要。例如，便攜式醫療設備需要降低價格、縮減尺寸、降低靜態功耗以支持電池供電操作，同時還要減少熱耗散以便滿足航空航天和國防領域在高性能計算、電子戰和雷達系統方面較高的性能需求。而太空與國防領域的應用則需要借助降低散熱來提升性能，讓電子作戰與雷達系統具備更高性能的運算能力。 全新硅器件和開發工具將構成賽靈思和第三方合作伙伴共同推出的新一代目標設計平臺的基礎平臺，并將提供只有借助賽靈思的工藝技術、架構和工具創新才能實現的“超高端 FPGA”。 超高端 FPGA 集成了較高的串行 I/O 帶寬，邏輯密度比目前高端 FPGA 的邏輯密度高一倍多，而且采用高帶寬接口支持新一代存儲技術。這樣，電信系統開發人員就能用它來替代單個大型 ASIC 或 ASSP 芯片組，滿足以下應用的需求： • 電信系統的高端 Tb 級交換結構：超高端 FPGA 可通過集成全球最高帶寬的串行 I/O 來支持 1Tbps 全雙工交換機的單芯片實施方案，其邏輯密度比目前的 FPGA 翻了一番，而且高帶寬接口可支持新一代存儲技術以最終取代單個大型 ASIC 或ASSP 芯片組。 • 400G 光傳輸網絡 (OTN) 線路卡：單部超高端 FPGA 所執行的帶寬足以支持多個 40G 或 100G 單芯片實施方案以替代線路卡上的多個 ASSP。 建立在臺灣半導體制造有限公司 (TSMC)三星(Samsung)代工高性能低功耗高介電層/金屬閘 (high-k metal gate)28納米工藝技術之上的技術的初始器件將于 2010 年第四季度上市，并將于同年 6 月提供 ISE 設計套件初期工具支持。如欲了解更多信息，敬請訪問：www.xilinx.com/cn/techroadmap。 賽靈思 28 納米技術及架構發布背景 賽靈思公司今天發布的消息凸顯了功耗在目前系統設計中所起的重要作用，也充分顯示了在賽靈思考慮將 28 納米工藝技術作為其新一代 FPGA 系列產品的技術選擇時， 功耗如何在一定程度上影響到了最終的決策。 眾所周知，FPGA 在摩爾定律作用下不斷發展，每一代新產品的推出，都提高了系統功能，加強了計算能力。不過，也存在著自相矛盾的地方。隨著 FPGA 按照摩爾定律不斷發展，設計和構建 FPGA 的工程師們遇到了半導體物理屬性所造成的挑戰——構建更小型晶體管所需的門電介質即便在非工作狀態下也更容易出現漏電流問題。這種漏電流或者說靜態功耗是芯片總功耗的一部分。如果不在硅晶體管層面上采取措施，在單個器件上集成更多晶體管的優勢就會受到影響。如果漏電流不斷提高，功耗也會增加，從而就會抵消 FPGA 所有性能提升和密度增加的優勢，新一代工藝節點技術的采用也就毫無意義了。 客戶為了達到綠色技術要求，不惜一切努力降低功耗，在此關鍵時刻，FPGA 產業轉向采用 28 納米工藝技術。與此同時，在研發預算日趨緊張的情況下，幾乎大多數大批量應用的 ASIC 開發成本超標，再加上新一代系統的 ASSP 缺乏投資，但 FPGA 只有滿足低功耗和高性能的要求，才能成為片上系統 (SoC) 開發的理想選擇。 客戶向賽靈思反映，他們在單個 FPGA 中集成更多功能時，考慮的重要因素就是PCB（印制電路板）級的系統功耗，只有這個問題解決了，才能把此前在大型ASIC或多個 ASSP 上實施的應用轉向 FPGA 。降低 FPGA 功耗就相當于簡化電源系統要求，降低材料清單 (BOM) 成本，因為低功耗 FPGA 減少了對冷卻風扇、散熱片及其它電源管理技術的依賴，有助于保持系統冷卻。如同所有半導體一樣，降低 FPGA 中的晶片溫度，自然也會提高器件的可靠性。 目前，ASIC 和 ASSP 由于開發及加工成本較高，迅速被人們所棄用。同時，半導體新創公司缺乏風險資本融資，而知名的芯片制造商在新型 ASSP 投資方面又比較謹慎保守。在此情況下，設計人員幾乎無處獲得可替代的芯片來滿足其需求。 賽靈思決定在 28 納米工藝技術節點上采用高介電層/金屬閘 (high-k metal gate)、高性能、低功耗工藝，并結合采用統一的可擴展的架構與全新增強型工具，幫助客戶推出既不超出客戶功耗預算，同時又能提供更高功能的器件，以便在與 ASIC 和 ASSP 的競爭中脫穎而出。為了高效推出相關技術，賽靈思與全球數以百計的客戶進行了積極溝通，以定義出高端 FPGA 產品——不僅完美集成收發器、存儲器、DSP、處理器和高速 I/O，而且能以最低的成本確保實現最低功耗與最高性能。 通過工藝技術和工具創新降低功耗 高介電層/金屬閘 (high-k metal gate)、高性能、低功耗工藝相對于前代技術而言，突破了傳統上的擴展性壁壘，無需復雜的處理步驟或性能折衷就能實現顯著的節能優勢。賽靈思選擇具有低漏電流特性的高介電層/金屬閘衍生技術，使產品的靜態功耗相對于采用標準高性能工藝技術的產品而言減少了一半。 每代新工藝的動態功耗通常會不斷降低。作為總功耗的一部分，動態功耗受電容充電、供電電壓和時鐘頻率的影響。動態功耗的降低意味著在 FPGA的電力預算范圍內可提升最大時鐘頻率，同時幾何尺寸的縮小能夠支持更多晶體管和電路。為了進一步降低功耗，賽靈思還在其ISE®設計套件中整合了創新時鐘門控和管理技術，可將動態功耗降低 20%。設計人員還能通過采用新的簡化設計流程中提供的第五代局部重配置技術設計，以及對前代 FPGA 架構的改進進一步管理功耗。 ISE 設計套件提供四種特定領域的設計配置：邏輯版本、DSP 版本、嵌入式版本以及系統版本，為異常多樣化的 FPGA 用戶社區了帶來了精湛的 FPGA 設計流程。每個版本在功能強大而又簡便易用的工具套件 (tool flow) 中整合了完整的特定領域方法，包括IP, 使設計人員能夠致力于創建獨特差異化的增值產品應用。通過對動態功耗優化以及部分重配置流程的最新改進，該設計套件與賽靈思今天推出的FPGA 技術可謂絕配。 統一架構支持設計和IP重復利用 賽靈思還通過統一 ASMBL架構提高客戶及整個生態系統的生產力。這是第四代 ASMBL 架構，也是90 納米 Virtex-4 系列后首度推出的創新型、業經驗證的柱狀技術。 統一是指推進同代產品的 LUT 結構、Block RAM 和 DSP 切片等常見 FPGA 架構特性的過程。統一架構可簡化設計向新一代器件或者在新一代系列器件間的移植，使系統制造商能充分利用其 IP 開發投資，并能快速開發新一代系統，擴展產品系列，滿足鄰近市場的需求。 統一架構還能以更低的 IP 開發成本支持響應速度更快、更龐大的生態系統，以及實現賽靈思的“可插接 IP ”愿景。由于 IP 重復利用是降低系統開發成本、縮短開發時間的主要因素，因此這種創新型即插即用方案意味著賽靈思及其生態合作伙伴共同開發的 IP技術變得更加簡便易用，從而促進了賽靈思通過目標設計平臺加速創新、降低成本的戰略目標。與 ARM 開展新一代 AMBA 互連規范協作以擴展 FPGA 實施是可插接 IP 戰略的關鍵組成部分。AMBA 互連技術的采用在 IP 模塊互連、系統構建（不管系統是否采用處理器、還是采用外部處理器）方面給軟硬件設計人員帶來了業經驗證、廣泛采用的標準。 展望新型應用和超高端 FPGA 作為其產品規劃的一部分，賽靈思為收集和分析不同市場領域的客戶反饋，投入了大量資源和時間。通過上述工作，賽靈思定義了可滿足特定市場需求，且便于創新的 FPGA 系列。特別是隨著賽靈思推出超高端 FPGA 之后，客戶能推出此前所無法企及的新功能。 由于相對于競爭性技術降低了總功耗，并采用統一可擴展的架構，賽靈思能夠打造出在邏輯、DSP 以及內存模塊的數量和性能方面不斷突破 FPGA 技術極限的器件。這種超高端 FPGA 可取代 ASIC 和多芯片組 ASSP 解決方案，支持光纖網絡中的多個100G 包處理或集成成幀器／映射器實施等應用。對仍然適合采用ASIC來開發的系統而言，超高端 FPGA 則能幫助設計人員在原型設計和仿真階段減少器件的用量。這不僅有助于降低成本，而且還能減少互連芯片的數量，降低設計復雜性。 最新 28 納米 FPGA 將支持眾多應用，涵蓋從專為低成本大規模市場優化的產品，乃至超高端產品。放眼終端市場及其發展趨勢，我們可以看到賽靈思正采取切實措施，在保證低功耗的同時不斷推出業界領先的 FPGA 功能。 • 無線通信——該產業正面臨著降低成本并擴展移動網絡的雙重壓力。賽靈思可以通過28 納米 FPGA來支持網絡擴展。28 納米 FPGA能夠以低成本FPGA級的價位提供高端 FPGA 級的功能。由于遠程射頻頭依賴對流冷卻，正面臨著散熱管理難題。賽靈思28 納米 FPGA支持高級算法，能夠提高低功率 FPGA 的功率放大器效率，從而使制造商能夠創建綠色基站并降低運營開支。更高的密度與性能可支持 LTE 數據傳輸速率以及復雜的多輸入與多輸出天線，這樣也可擴充網絡容量。在客戶從宏單元向微單元甚至微微單元基站擴展時，統一架構將支持設計轉移。 • 有線通信——為了解決日益擁擠的帶寬問題，不斷擴展有線基礎設施，這也推動著100G（以及多個100G）網絡匯聚發展。這種新型網絡設備需要高性能網絡數據處理能力，以實現有效的包處理、流量管理、服務級別協議支持以及安全性等。針對 100+G 包處理而言，主要性能瓶頸在于高速緩沖存儲器接口。賽靈思 28 納米 FPGA 可以為低成本 DDR3 存儲器提供靈活、高帶寬接口。隨著功耗的降低以及密度的提高，網絡設備制造商能夠提供全新的高帶寬線路卡。該線路卡可在現有的機架、電力預算以及冷卻能力范圍內承載更高流量。隨著非重復性工程 (NRE) 成本的增加，對 ASSP 業務模式提出了更高的容量要求。在此情況下，新型超高端 FPGA 無疑是高端包處理器更理想的選擇。 • 航空與國防——降低散熱有助于提升高性能計算、電子作戰和雷達系統的性能。高集成度與低功耗的完美組合在減小尺寸、重量、功耗和成本((SWAP-C))方面都有優勢，能滿足移動／手持無線電以及通信基礎設施的需求，也有助于加速取代雷達等應用中的 ASIC 產品。同時，統一架構提高了設計的可擴展性，能滿足從手持無線電到車載無線電乃至航空無線電等各種應用的需求。 • 音頻／視頻廣播—— 隨著線纜提供商采用 Edge QAM（正交振幅調制）技術來來支持視頻到家服務，賽靈思 28 納米 FPGA 為制造商提供了高度的硬件靈活性，能夠快速響應不斷變化的標準要求。數字視頻技術的廣泛采用要求網絡能夠傳輸更多內容：分辨率更高的攝像頭正取代膠片的地位。3D 視頻技術使攝像頭數量翻番，進而推動所需視頻數據帶寬翻了一番。制造商需要靈活的硬件來支持 10G-SDI、12G-SDI 和 DisplayPort 等各種不同的新標準。電池供電的數碼攝像機以及支架貼裝的視頻處理和交換設備均需要降低功耗，以解決散熱管理這一難題。超高端 FPGA 可提供處理 2k x 4k 和 8k x 16k 標準視頻所需的密度、性能以及高存儲器緩沖帶寬。統一架構則能提供設計可擴展性，滿足不同終端產品的性價比要求。 • 工業、科學與醫療——綠色企業尤其強調比如成像、CT 掃描以及 MRI 等系統的低功耗。便攜式診斷、監測及治療 (DMT) 等醫療設備提倡降低成本，縮減尺寸，并降低靜態功耗／總功耗，確保電池供電情況下能長時間工作。制造商希望不斷豐富其產品系列，以滿足新興市場的經濟要求。他們需要簡化設計方案，用有限的資源實現更多功能。賽靈思的小型低功耗 28 納米 FPGA有助于內窺鏡、CT 掃描模擬前端等 DMT 設備的發展。超高端 FPGA 可提供 CT 成像和 3D 渲染所需的復雜處理功能。統一架構簡化了設計轉移，使制造商能根據新興市場的經濟情況豐富產品系列，并用有限資源實現更多功能。 • 車載信息娛樂——系統設計人員需要能夠支持高計算性能和新標準的低成本、低功耗器件，以用于車道偏離、防撞、倒車后視攝像頭及其它數字應用。低功耗可優化汽車音響主機的散熱管理，而靈活的高速 I/O 則能支持不斷改進的汽車通信接口。 賽靈思于2009 年推出目標設計平臺戰略并奠定了牢固的基礎，而 28 納米工藝節點更是帶來了更多的新機會。賽靈思的新型架構平臺有助于公司進一步拓展 FPGA、ASSP 和 ASIC 市場。實踐證明，賽靈思的 65 納米 Virtex-5 系列大獲成功，發展極快，銷售額輕松突破了 1 億美元，正成為史上最寬泛的 FPGA 系列產品。賽靈思的 90 納米Spartan-3 系列也實現了最高紀錄銷量，而 40 納米的 Virtex-6 和 45 納米的 Spartan-6 系列產品自一年前推出以來也呈現出良好的發展勢頭。賽靈思的目標設計平臺戰略為越來越多希望尋找 ASIC 和 ASSP 替代技術的軟硬件設計人員提供了 FPGA 技術。賽靈思預計基于 28 納米工藝技術的可編程平臺，將幫助客戶更快趕上可編程技術勢在必行的發展趨勢。 |
