|
賽靈思公司 (Xilinx) 今天宣布， 為推進(jìn)可編程勢(shì)在必行之必然趨勢(shì)， 正對(duì)系統(tǒng)工程師在全球發(fā)布賽靈思新一代可編程FPGA平臺(tái)。和前代產(chǎn)品相比， 全新的平臺(tái)功耗降低一半，而性能提高兩倍。通過(guò)選擇一個(gè)高性能低功耗的工藝技術(shù)，一個(gè)覆蓋所有產(chǎn)品系列的、統(tǒng)一的、可擴(kuò)展的架構(gòu)，以及創(chuàng)新的工具，賽靈思將最大限度地發(fā)揮 28 納米技術(shù)的價(jià)值， 為客戶提供具備 ASIC 級(jí)功能的 FPGA，以滿足其成本和功耗預(yù)算的需求。同時(shí)還能通過(guò)簡(jiǎn)單的設(shè)計(jì)移植和 IP 再利用，大幅提升設(shè)計(jì)人員的生產(chǎn)力。 目前，過(guò)高的 ASIC 設(shè)計(jì)和制造成本、快速演化的相關(guān)標(biāo)準(zhǔn)、縮減物料清單以及對(duì)軟硬件可編程性的需求，與當(dāng)前經(jīng)濟(jì)不景氣且員工數(shù)量減少的狀況相互交織，令當(dāng)前的現(xiàn)實(shí)環(huán)境雪上加霜，迫使電子產(chǎn)品設(shè)計(jì)人員必須逐步把 FPGA 用作 ASIC 和 ASSP 的替代方案。賽靈思將上述各種趨勢(shì)的互相交織，視為可編程技術(shù)勢(shì)在必行的重要驅(qū)動(dòng)因素。 同時(shí)，功耗管理及其對(duì)系統(tǒng)成本和性能的影響也是當(dāng)前電子系統(tǒng)設(shè)計(jì)人員和制造商所首要關(guān)注的問(wèn)題。隨著競(jìng)爭(zhēng)日益激烈，盡力降低功耗、加強(qiáng)對(duì)熱耗散的有效管理、并同時(shí)在由價(jià)格和性能驅(qū)動(dòng)的功能方面保持領(lǐng)先等更加不可或缺。 賽靈思可編程平臺(tái)開(kāi)發(fā)全球高級(jí)副總裁 Victor Peng 說(shuō)：“在 28 納米這個(gè)節(jié)點(diǎn)上，靜態(tài)功耗是器件總功耗的重要組成部分，有時(shí)甚至是決定性的因素。由于提高可用系統(tǒng)性能和功能的關(guān)鍵在于控制功耗，因此為了實(shí)現(xiàn)最高功效，首先必須選用適合的工藝技術(shù)。我們選擇了臺(tái)灣半導(dǎo)體制造有限公司 (TSMC)和三星(Samsung)的高介電層/金屬閘 (high-k metal gate)高性能低功耗工藝技術(shù)，以使新一代 FPGA 能最大限度地降低靜態(tài)功耗，確保發(fā)揮28 納米技術(shù)所帶來(lái)的最佳性能和功能優(yōu)勢(shì)。” 與標(biāo)準(zhǔn)的高性能工藝技術(shù)相比，高性能低功耗工藝技術(shù)使得 FPGA 的靜態(tài)功耗降低了 50%，較低的靜態(tài)功耗可讓賽靈思向客戶交付業(yè)界功耗最低的 FPGA，且比前代器件的總功耗減少 50%。同時(shí)，新一代開(kāi)發(fā)工具通過(guò)創(chuàng)新時(shí)鐘管理技術(shù)可將動(dòng)態(tài)功耗降低 20%，而對(duì)賽靈思業(yè)界領(lǐng)先的部分重配置技術(shù)的增強(qiáng)，將幫助設(shè)計(jì)人員進(jìn)一步降低33%的功耗和系統(tǒng)成本。 為解決互聯(lián)層面上的系統(tǒng)性能瓶頸問(wèn)題，賽靈思將提供業(yè)界最高性能的接口，充分滿足客戶對(duì)高帶寬芯片間、板間和設(shè)備間互聯(lián)的需求。由于客戶日益將 FPGA 用作其系統(tǒng)的主要（乃至核心）器件，因而互聯(lián)接口就變得尤為重要，同時(shí)其也決定著在 ASIC 和 ASSP 方案不適用時(shí)，新一代FPGA 將如何幫助客戶構(gòu)建系統(tǒng)。 保障 IP 和設(shè)計(jì)投資 工具的改善再加之統(tǒng)一的 ASMBL 架構(gòu)可提高效率，進(jìn)而減少對(duì)設(shè)計(jì)方案的修改需求，調(diào)節(jié)高性能和低成本器件之間的轉(zhuǎn)換，并在 Spartan-6 和 Virtex-6 FPGA 客戶今后開(kāi)發(fā)新一代產(chǎn)品時(shí)簡(jiǎn)化其設(shè)計(jì)方案的移植。 統(tǒng)一的架構(gòu)可使賽靈思得以實(shí)現(xiàn)其“可插接 IP”的愿景，從而幫助客戶保障其 IP 投資，并更方便地推出滿足多種終端市場(chǎng)需求的產(chǎn)品系列。可插接 IP 和架構(gòu)統(tǒng)一還能通過(guò)降低 IP 開(kāi)發(fā)成本創(chuàng)建規(guī)模更大、響應(yīng)性更強(qiáng)的業(yè)界集群，最終支持賽靈思通過(guò)目標(biāo)設(shè)計(jì)平臺(tái)加速創(chuàng)新和降低開(kāi)發(fā)成本的戰(zhàn)略。 為支持 IP 模塊的互聯(lián)和嵌入式系統(tǒng)的構(gòu)建，賽靈思于2009 年 10 月宣布與 ARM 合作開(kāi)發(fā)新一代 AMBA AXI™ 規(guī)范且擴(kuò)展支持 FPGA 實(shí)施方案，這將為軟硬件設(shè)計(jì)人員提供經(jīng)實(shí)踐檢驗(yàn)、廣泛采用的標(biāo)準(zhǔn)，進(jìn)一步推進(jìn) IP 的開(kāi)發(fā)和重用。 加速平臺(tái)發(fā)展，推動(dòng)可編程技術(shù)勢(shì)在必行之發(fā)展趨勢(shì) 隨著 ASIC 和 ASSP變得只適用于那些最大批量規(guī)模的應(yīng)用，賽靈思積極致力于的降低總功耗的努力，在全面發(fā)掘 FPGA 的可用潛力以幫助系統(tǒng)支持多種應(yīng)用方面就越發(fā)重要。例如，便攜式醫(yī)療設(shè)備需要降低價(jià)格、縮減尺寸、降低靜態(tài)功耗以支持電池供電操作，同時(shí)還要減少熱耗散以便滿足航空航天和國(guó)防領(lǐng)域在高性能計(jì)算、電子戰(zhàn)和雷達(dá)系統(tǒng)方面較高的性能需求。而太空與國(guó)防領(lǐng)域的應(yīng)用則需要借助降低散熱來(lái)提升性能，讓電子作戰(zhàn)與雷達(dá)系統(tǒng)具備更高性能的運(yùn)算能力。 全新硅器件和開(kāi)發(fā)工具將構(gòu)成賽靈思和第三方合作伙伴共同推出的新一代目標(biāo)設(shè)計(jì)平臺(tái)的基礎(chǔ)平臺(tái)，并將提供只有借助賽靈思的工藝技術(shù)、架構(gòu)和工具創(chuàng)新才能實(shí)現(xiàn)的“超高端 FPGA”。 超高端 FPGA 集成了較高的串行 I/O 帶寬，邏輯密度比目前高端 FPGA 的邏輯密度高一倍多，而且采用高帶寬接口支持新一代存儲(chǔ)技術(shù)。這樣，電信系統(tǒng)開(kāi)發(fā)人員就能用它來(lái)替代單個(gè)大型 ASIC 或 ASSP 芯片組，滿足以下應(yīng)用的需求： • 電信系統(tǒng)的高端 Tb 級(jí)交換結(jié)構(gòu)：超高端 FPGA 可通過(guò)集成全球最高帶寬的串行 I/O 來(lái)支持 1Tbps 全雙工交換機(jī)的單芯片實(shí)施方案，其邏輯密度比目前的 FPGA 翻了一番，而且高帶寬接口可支持新一代存儲(chǔ)技術(shù)以最終取代單個(gè)大型 ASIC 或ASSP 芯片組。 • 400G 光傳輸網(wǎng)絡(luò) (OTN) 線路卡：?jiǎn)尾砍叨?FPGA 所執(zhí)行的帶寬足以支持多個(gè) 40G 或 100G 單芯片實(shí)施方案以替代線路卡上的多個(gè) ASSP。 建立在臺(tái)灣半導(dǎo)體制造有限公司 (TSMC)三星(Samsung)代工高性能低功耗高介電層/金屬閘 (high-k metal gate)28納米工藝技術(shù)之上的技術(shù)的初始器件將于 2010 年第四季度上市，并將于同年 6 月提供 ISE 設(shè)計(jì)套件初期工具支持。如欲了解更多信息，敬請(qǐng)?jiān)L問(wèn)：www.xilinx.com/cn/techroadmap。 賽靈思 28 納米技術(shù)及架構(gòu)發(fā)布背景 賽靈思公司今天發(fā)布的消息凸顯了功耗在目前系統(tǒng)設(shè)計(jì)中所起的重要作用，也充分顯示了在賽靈思考慮將 28 納米工藝技術(shù)作為其新一代 FPGA 系列產(chǎn)品的技術(shù)選擇時(shí)， 功耗如何在一定程度上影響到了最終的決策。 眾所周知，F(xiàn)PGA 在摩爾定律作用下不斷發(fā)展，每一代新產(chǎn)品的推出，都提高了系統(tǒng)功能，加強(qiáng)了計(jì)算能力。不過(guò)，也存在著自相矛盾的地方。隨著 FPGA 按照摩爾定律不斷發(fā)展，設(shè)計(jì)和構(gòu)建 FPGA 的工程師們遇到了半導(dǎo)體物理屬性所造成的挑戰(zhàn)——構(gòu)建更小型晶體管所需的門(mén)電介質(zhì)即便在非工作狀態(tài)下也更容易出現(xiàn)漏電流問(wèn)題。這種漏電流或者說(shuō)靜態(tài)功耗是芯片總功耗的一部分。如果不在硅晶體管層面上采取措施，在單個(gè)器件上集成更多晶體管的優(yōu)勢(shì)就會(huì)受到影響。如果漏電流不斷提高，功耗也會(huì)增加，從而就會(huì)抵消 FPGA 所有性能提升和密度增加的優(yōu)勢(shì)，新一代工藝節(jié)點(diǎn)技術(shù)的采用也就毫無(wú)意義了。 客戶為了達(dá)到綠色技術(shù)要求，不惜一切努力降低功耗，在此關(guān)鍵時(shí)刻，F(xiàn)PGA 產(chǎn)業(yè)轉(zhuǎn)向采用 28 納米工藝技術(shù)。與此同時(shí)，在研發(fā)預(yù)算日趨緊張的情況下，幾乎大多數(shù)大批量應(yīng)用的 ASIC 開(kāi)發(fā)成本超標(biāo)，再加上新一代系統(tǒng)的 ASSP 缺乏投資，但 FPGA 只有滿足低功耗和高性能的要求，才能成為片上系統(tǒng) (SoC) 開(kāi)發(fā)的理想選擇。 客戶向賽靈思反映，他們?cè)趩蝹�(gè) FPGA 中集成更多功能時(shí)，考慮的重要因素就是PCB（印制電路板）級(jí)的系統(tǒng)功耗，只有這個(gè)問(wèn)題解決了，才能把此前在大型ASIC或多個(gè) ASSP 上實(shí)施的應(yīng)用轉(zhuǎn)向 FPGA 。降低 FPGA 功耗就相當(dāng)于簡(jiǎn)化電源系統(tǒng)要求，降低材料清單 (BOM) 成本，因?yàn)榈凸?FPGA 減少了對(duì)冷卻風(fēng)扇、散熱片及其它電源管理技術(shù)的依賴，有助于保持系統(tǒng)冷卻。如同所有半導(dǎo)體一樣，降低 FPGA 中的晶片溫度，自然也會(huì)提高器件的可靠性。 目前，ASIC 和 ASSP 由于開(kāi)發(fā)及加工成本較高，迅速被人們所棄用。同時(shí)，半導(dǎo)體新創(chuàng)公司缺乏風(fēng)險(xiǎn)資本融資，而知名的芯片制造商在新型 ASSP 投資方面又比較謹(jǐn)慎保守。在此情況下，設(shè)計(jì)人員幾乎無(wú)處獲得可替代的芯片來(lái)滿足其需求。 賽靈思決定在 28 納米工藝技術(shù)節(jié)點(diǎn)上采用高介電層/金屬閘 (high-k metal gate)、高性能、低功耗工藝，并結(jié)合采用統(tǒng)一的可擴(kuò)展的架構(gòu)與全新增強(qiáng)型工具，幫助客戶推出既不超出客戶功耗預(yù)算，同時(shí)又能提供更高功能的器件，以便在與 ASIC 和 ASSP 的競(jìng)爭(zhēng)中脫穎而出。為了高效推出相關(guān)技術(shù)，賽靈思與全球數(shù)以百計(jì)的客戶進(jìn)行了積極溝通，以定義出高端 FPGA 產(chǎn)品——不僅完美集成收發(fā)器、存儲(chǔ)器、DSP、處理器和高速 I/O，而且能以最低的成本確保實(shí)現(xiàn)最低功耗與最高性能。 通過(guò)工藝技術(shù)和工具創(chuàng)新降低功耗 高介電層/金屬閘 (high-k metal gate)、高性能、低功耗工藝相對(duì)于前代技術(shù)而言，突破了傳統(tǒng)上的擴(kuò)展性壁壘，無(wú)需復(fù)雜的處理步驟或性能折衷就能實(shí)現(xiàn)顯著的節(jié)能優(yōu)勢(shì)。賽靈思選擇具有低漏電流特性的高介電層/金屬閘衍生技術(shù)，使產(chǎn)品的靜態(tài)功耗相對(duì)于采用標(biāo)準(zhǔn)高性能工藝技術(shù)的產(chǎn)品而言減少了一半。 每代新工藝的動(dòng)態(tài)功耗通常會(huì)不斷降低。作為總功耗的一部分，動(dòng)態(tài)功耗受電容充電、供電電壓和時(shí)鐘頻率的影響。動(dòng)態(tài)功耗的降低意味著在 FPGA的電力預(yù)算范圍內(nèi)可提升最大時(shí)鐘頻率，同時(shí)幾何尺寸的縮小能夠支持更多晶體管和電路。為了進(jìn)一步降低功耗，賽靈思還在其ISE®設(shè)計(jì)套件中整合了創(chuàng)新時(shí)鐘門(mén)控和管理技術(shù)，可將動(dòng)態(tài)功耗降低 20%。設(shè)計(jì)人員還能通過(guò)采用新的簡(jiǎn)化設(shè)計(jì)流程中提供的第五代局部重配置技術(shù)設(shè)計(jì)，以及對(duì)前代 FPGA 架構(gòu)的改進(jìn)進(jìn)一步管理功耗。 ISE 設(shè)計(jì)套件提供四種特定領(lǐng)域的設(shè)計(jì)配置：邏輯版本、DSP 版本、嵌入式版本以及系統(tǒng)版本，為異常多樣化的 FPGA 用戶社區(qū)了帶來(lái)了精湛的 FPGA 設(shè)計(jì)流程。每個(gè)版本在功能強(qiáng)大而又簡(jiǎn)便易用的工具套件 (tool flow) 中整合了完整的特定領(lǐng)域方法，包括IP, 使設(shè)計(jì)人員能夠致力于創(chuàng)建獨(dú)特差異化的增值產(chǎn)品應(yīng)用。通過(guò)對(duì)動(dòng)態(tài)功耗優(yōu)化以及部分重配置流程的最新改進(jìn)，該設(shè)計(jì)套件與賽靈思今天推出的FPGA 技術(shù)可謂絕配。 統(tǒng)一架構(gòu)支持設(shè)計(jì)和IP重復(fù)利用 賽靈思還通過(guò)統(tǒng)一 ASMBL架構(gòu)提高客戶及整個(gè)生態(tài)系統(tǒng)的生產(chǎn)力。這是第四代 ASMBL 架構(gòu)，也是90 納米 Virtex-4 系列后首度推出的創(chuàng)新型、業(yè)經(jīng)驗(yàn)證的柱狀技術(shù)。 統(tǒng)一是指推進(jìn)同代產(chǎn)品的 LUT 結(jié)構(gòu)、Block RAM 和 DSP 切片等常見(jiàn) FPGA 架構(gòu)特性的過(guò)程。統(tǒng)一架構(gòu)可簡(jiǎn)化設(shè)計(jì)向新一代器件或者在新一代系列器件間的移植，使系統(tǒng)制造商能充分利用其 IP 開(kāi)發(fā)投資，并能快速開(kāi)發(fā)新一代系統(tǒng)，擴(kuò)展產(chǎn)品系列，滿足鄰近市場(chǎng)的需求。 統(tǒng)一架構(gòu)還能以更低的 IP 開(kāi)發(fā)成本支持響應(yīng)速度更快、更龐大的生態(tài)系統(tǒng)，以及實(shí)現(xiàn)賽靈思的“可插接 IP ”愿景。由于 IP 重復(fù)利用是降低系統(tǒng)開(kāi)發(fā)成本、縮短開(kāi)發(fā)時(shí)間的主要因素，因此這種創(chuàng)新型即插即用方案意味著賽靈思及其生態(tài)合作伙伴共同開(kāi)發(fā)的 IP技術(shù)變得更加簡(jiǎn)便易用，從而促進(jìn)了賽靈思通過(guò)目標(biāo)設(shè)計(jì)平臺(tái)加速創(chuàng)新、降低成本的戰(zhàn)略目標(biāo)。與 ARM 開(kāi)展新一代 AMBA 互連規(guī)范協(xié)作以擴(kuò)展 FPGA 實(shí)施是可插接 IP 戰(zhàn)略的關(guān)鍵組成部分。AMBA 互連技術(shù)的采用在 IP 模塊互連、系統(tǒng)構(gòu)建（不管系統(tǒng)是否采用處理器、還是采用外部處理器）方面給軟硬件設(shè)計(jì)人員帶來(lái)了業(yè)經(jīng)驗(yàn)證、廣泛采用的標(biāo)準(zhǔn)。 展望新型應(yīng)用和超高端 FPGA 作為其產(chǎn)品規(guī)劃的一部分，賽靈思為收集和分析不同市場(chǎng)領(lǐng)域的客戶反饋，投入了大量資源和時(shí)間。通過(guò)上述工作，賽靈思定義了可滿足特定市場(chǎng)需求，且便于創(chuàng)新的 FPGA 系列。特別是隨著賽靈思推出超高端 FPGA 之后，客戶能推出此前所無(wú)法企及的新功能。 由于相對(duì)于競(jìng)爭(zhēng)性技術(shù)降低了總功耗，并采用統(tǒng)一可擴(kuò)展的架構(gòu)，賽靈思能夠打造出在邏輯、DSP 以及內(nèi)存模塊的數(shù)量和性能方面不斷突破 FPGA 技術(shù)極限的器件。這種超高端 FPGA 可取代 ASIC 和多芯片組 ASSP 解決方案，支持光纖網(wǎng)絡(luò)中的多個(gè)100G 包處理或集成成幀器／映射器實(shí)施等應(yīng)用。對(duì)仍然適合采用ASIC來(lái)開(kāi)發(fā)的系統(tǒng)而言，超高端 FPGA 則能幫助設(shè)計(jì)人員在原型設(shè)計(jì)和仿真階段減少器件的用量。這不僅有助于降低成本，而且還能減少互連芯片的數(shù)量，降低設(shè)計(jì)復(fù)雜性。 最新 28 納米 FPGA 將支持眾多應(yīng)用，涵蓋從專(zhuān)為低成本大規(guī)模市場(chǎng)優(yōu)化的產(chǎn)品，乃至超高端產(chǎn)品。放眼終端市場(chǎng)及其發(fā)展趨勢(shì)，我們可以看到賽靈思正采取切實(shí)措施，在保證低功耗的同時(shí)不斷推出業(yè)界領(lǐng)先的 FPGA 功能。 • 無(wú)線通信——該產(chǎn)業(yè)正面臨著降低成本并擴(kuò)展移動(dòng)網(wǎng)絡(luò)的雙重壓力。賽靈思可以通過(guò)28 納米 FPGA來(lái)支持網(wǎng)絡(luò)擴(kuò)展。28 納米 FPGA能夠以低成本FPGA級(jí)的價(jià)位提供高端 FPGA 級(jí)的功能。由于遠(yuǎn)程射頻頭依賴對(duì)流冷卻，正面臨著散熱管理難題。賽靈思28 納米 FPGA支持高級(jí)算法，能夠提高低功率 FPGA 的功率放大器效率，從而使制造商能夠創(chuàng)建綠色基站并降低運(yùn)營(yíng)開(kāi)支。更高的密度與性能可支持 LTE 數(shù)據(jù)傳輸速率以及復(fù)雜的多輸入與多輸出天線，這樣也可擴(kuò)充網(wǎng)絡(luò)容量。在客戶從宏單元向微單元甚至微微單元基站擴(kuò)展時(shí)，統(tǒng)一架構(gòu)將支持設(shè)計(jì)轉(zhuǎn)移。 • 有線通信——為了解決日益擁擠的帶寬問(wèn)題，不斷擴(kuò)展有線基礎(chǔ)設(shè)施，這也推動(dòng)著100G（以及多個(gè)100G）網(wǎng)絡(luò)匯聚發(fā)展。這種新型網(wǎng)絡(luò)設(shè)備需要高性能網(wǎng)絡(luò)數(shù)據(jù)處理能力，以實(shí)現(xiàn)有效的包處理、流量管理、服務(wù)級(jí)別協(xié)議支持以及安全性等。針對(duì) 100+G 包處理而言，主要性能瓶頸在于高速緩沖存儲(chǔ)器接口。賽靈思 28 納米 FPGA 可以為低成本 DDR3 存儲(chǔ)器提供靈活、高帶寬接口。隨著功耗的降低以及密度的提高，網(wǎng)絡(luò)設(shè)備制造商能夠提供全新的高帶寬線路卡。該線路卡可在現(xiàn)有的機(jī)架、電力預(yù)算以及冷卻能力范圍內(nèi)承載更高流量。隨著非重復(fù)性工程 (NRE) 成本的增加，對(duì) ASSP 業(yè)務(wù)模式提出了更高的容量要求。在此情況下，新型超高端 FPGA 無(wú)疑是高端包處理器更理想的選擇。 • 航空與國(guó)防——降低散熱有助于提升高性能計(jì)算、電子作戰(zhàn)和雷達(dá)系統(tǒng)的性能。高集成度與低功耗的完美組合在減小尺寸、重量、功耗和成本((SWAP-C))方面都有優(yōu)勢(shì)，能滿足移動(dòng)／手持無(wú)線電以及通信基礎(chǔ)設(shè)施的需求，也有助于加速取代雷達(dá)等應(yīng)用中的 ASIC 產(chǎn)品。同時(shí)，統(tǒng)一架構(gòu)提高了設(shè)計(jì)的可擴(kuò)展性，能滿足從手持無(wú)線電到車(chē)載無(wú)線電乃至航空無(wú)線電等各種應(yīng)用的需求。 • 音頻／視頻廣播—— 隨著線纜提供商采用 Edge QAM（正交振幅調(diào)制）技術(shù)來(lái)來(lái)支持視頻到家服務(wù)，賽靈思 28 納米 FPGA 為制造商提供了高度的硬件靈活性，能夠快速響應(yīng)不斷變化的標(biāo)準(zhǔn)要求。數(shù)字視頻技術(shù)的廣泛采用要求網(wǎng)絡(luò)能夠傳輸更多內(nèi)容：分辨率更高的攝像頭正取代膠片的地位。3D 視頻技術(shù)使攝像頭數(shù)量翻番，進(jìn)而推動(dòng)所需視頻數(shù)據(jù)帶寬翻了一番。制造商需要靈活的硬件來(lái)支持 10G-SDI、12G-SDI 和 DisplayPort 等各種不同的新標(biāo)準(zhǔn)。電池供電的數(shù)碼攝像機(jī)以及支架貼裝的視頻處理和交換設(shè)備均需要降低功耗，以解決散熱管理這一難題。超高端 FPGA 可提供處理 2k x 4k 和 8k x 16k 標(biāo)準(zhǔn)視頻所需的密度、性能以及高存儲(chǔ)器緩沖帶寬。統(tǒng)一架構(gòu)則能提供設(shè)計(jì)可擴(kuò)展性，滿足不同終端產(chǎn)品的性價(jià)比要求。 • 工業(yè)、科學(xué)與醫(yī)療——綠色企業(yè)尤其強(qiáng)調(diào)比如成像、CT 掃描以及 MRI 等系統(tǒng)的低功耗。便攜式診斷、監(jiān)測(cè)及治療 (DMT) 等醫(yī)療設(shè)備提倡降低成本，縮減尺寸，并降低靜態(tài)功耗／總功耗，確保電池供電情況下能長(zhǎng)時(shí)間工作。制造商希望不斷豐富其產(chǎn)品系列，以滿足新興市場(chǎng)的經(jīng)濟(jì)要求。他們需要簡(jiǎn)化設(shè)計(jì)方案，用有限的資源實(shí)現(xiàn)更多功能。賽靈思的小型低功耗 28 納米 FPGA有助于內(nèi)窺鏡、CT 掃描模擬前端等 DMT 設(shè)備的發(fā)展。超高端 FPGA 可提供 CT 成像和 3D 渲染所需的復(fù)雜處理功能。統(tǒng)一架構(gòu)簡(jiǎn)化了設(shè)計(jì)轉(zhuǎn)移，使制造商能根據(jù)新興市場(chǎng)的經(jīng)濟(jì)情況豐富產(chǎn)品系列，并用有限資源實(shí)現(xiàn)更多功能。 • 車(chē)載信息娛樂(lè)——系統(tǒng)設(shè)計(jì)人員需要能夠支持高計(jì)算性能和新標(biāo)準(zhǔn)的低成本、低功耗器件，以用于車(chē)道偏離、防撞、倒車(chē)后視攝像頭及其它數(shù)字應(yīng)用。低功耗可優(yōu)化汽車(chē)音響主機(jī)的散熱管理，而靈活的高速 I/O 則能支持不斷改進(jìn)的汽車(chē)通信接口。 賽靈思于2009 年推出目標(biāo)設(shè)計(jì)平臺(tái)戰(zhàn)略并奠定了牢固的基礎(chǔ)，而 28 納米工藝節(jié)點(diǎn)更是帶來(lái)了更多的新機(jī)會(huì)。賽靈思的新型架構(gòu)平臺(tái)有助于公司進(jìn)一步拓展 FPGA、ASSP 和 ASIC 市場(chǎng)。實(shí)踐證明，賽靈思的 65 納米 Virtex-5 系列大獲成功，發(fā)展極快，銷(xiāo)售額輕松突破了 1 億美元，正成為史上最寬泛的 FPGA 系列產(chǎn)品。賽靈思的 90 納米Spartan-3 系列也實(shí)現(xiàn)了最高紀(jì)錄銷(xiāo)量，而 40 納米的 Virtex-6 和 45 納米的 Spartan-6 系列產(chǎn)品自一年前推出以來(lái)也呈現(xiàn)出良好的發(fā)展勢(shì)頭。賽靈思的目標(biāo)設(shè)計(jì)平臺(tái)戰(zhàn)略為越來(lái)越多希望尋找 ASIC 和 ASSP 替代技術(shù)的軟硬件設(shè)計(jì)人員提供了 FPGA 技術(shù)。賽靈思預(yù)計(jì)基于 28 納米工藝技術(shù)的可編程平臺(tái)，將幫助客戶更快趕上可編程技術(shù)勢(shì)在必行的發(fā)展趨勢(shì)。 |
