概述        1
1.1 Cadence概述        1
1.2 ASIC設計流程        1
第一章        Cadence 使用基礎        5
2.1 Cadence 軟件的環境設置        5
2.2 Cadence軟件的啟動方法        10
2.3庫文件的管理        12
2.4文件格式的轉化        13
2.5 怎樣使用在線幫助        13
2.6 本手冊的組成        14
第二章        Verilog-XL 的介紹        15
3. 1 環境設置        15
3.2 Verilog-XL的啟動        15
3.3 Verilog－XL的界面        17
3.4 Verilog-XL的使用示例        18
3.5 Verilog-XL的有關幫助文件        19
第四章 電路圖設計及電路模擬        21
4.1 電路圖設計工具Composer        21
4.1.1 設置        21
4.1.2 啟動        22
4.1.3 用戶界面及使用方法        22
4.1.4 使用示例        24
4.1.5 相關在線幫助文檔        24
4.2 電路模擬工具Analog Artist        24
4.2.1 設置        24
4.2.2 啟動        25
4.2.3 用戶界面及使用方法        25
4.2.5 相關在線幫助文檔        25
第五章 自動布局布線        27
5.1 Cadence中的自動布局布線流程        27
5.2 用AutoAbgen進行自動布局布線庫設計        28
第六章        版圖設計及其驗證        30
6.1 版圖設計大師Virtuoso Layout Editor        30
6.1.1 設置        30
6.1.2 啟動        30
6.1.3 用戶界面及使用方法        31
6.1.4 使用示例        31
6.1.5 相關在線幫助文檔        32
6.2 版圖驗證工具Dracula        32
6.2.1 Dracula使用介紹        32
6.2.2 相關在線幫助文檔        33
第七章 skill語言程序設計        34
7.1 skill語言概述        34
7.2 skill語言的基本語法        34
7.3 Skill語言的編程環境        34
7.4面向工具的skill語言編程        35
附錄1 技術文件及顯示文件示例        60
附錄2 Verilog-XL實例文件        72
1．Test_memory.v        72
2．SRAM256X8.v        73
3．ram_sy1s_8052        79
4．TSMC庫文件        84
附錄3 Dracula 命令文件        359

THANKS

謝謝！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！

bucuo

收藏

haha

回復5樓wlh45：
有用，謝謝

haha
jenkin2000 發表于 2011-4-13 20:40

有用，謝謝

謝謝分享，正在找

see 1 see

kank

謝謝樓主！好書