|
12月25日 - 楷登電子（美國Cadence公司）宣布推出新一代Cadence® Palladium® Z3 Emulation和Protium™ X3 FPGA原型驗證系統(tǒng)。 新一代系統(tǒng)基于Cadence在業(yè)界備受贊譽的Palladium Z2和Protium X2系統(tǒng)構(gòu)建而成。Palladium Z3和Protium X3系統(tǒng)專為應(yīng)對日益復(fù)雜的系統(tǒng)和半導(dǎo)體設(shè)計而打造，目的是加速最先進(jìn)的SoC（系統(tǒng)級芯片）的開發(fā)進(jìn)程。 這兩款系統(tǒng)主要針對業(yè)界規(guī)模最大的十億門級設(shè)計。與前代產(chǎn)品相比，Palladium Z3系統(tǒng)容量擴(kuò)充超過兩倍，速度提升1.5倍；Protium X3系統(tǒng)能力也顯著提升。這一提升極大地加快了初始環(huán)境的搭建速度，有助于縮短產(chǎn)品的整體上市時間，從而為客戶帶來更多的競爭優(yōu)勢。 Palladium Z3硬件仿真平臺配備了Cadence自研的硬件仿真核處理器，編譯速度更快且預(yù)測能力更強(qiáng)，使硅前硬件調(diào)試得以全面提升。其支持的設(shè)計規(guī)模從1600萬門到480億門，能夠滿足超大型SoC的整體測試需求，并且引入了行業(yè)首個4態(tài)硬件仿真應(yīng)用，在提升設(shè)計準(zhǔn)確度和低功耗驗證方面有積極意義。 Protium X3原型驗證平臺則顯著增強(qiáng)了從硬件仿真平臺到原型驗證平臺的快速遷移能力，用戶在統(tǒng)一的編譯器和通用的虛擬及物理接口間可實現(xiàn)無縫切換，能夠讓設(shè)計人員迅速完成多次設(shè)計驗證迭代，確保芯片設(shè)計的高效性。 此外，新系統(tǒng)與Verisium AI驅(qū)動的驗證平臺無縫集成，在NVIDIA網(wǎng)絡(luò)技術(shù)支持下，在容量與性能上取得突破，提高了驗證吞吐量，從而助力企業(yè)更快將硬件創(chuàng)新產(chǎn)品推向市場。并且新系統(tǒng)已與部分客戶成功部署，預(yù)計全面上市將在2025年第二季度實現(xiàn)。 |
