|
熱線：021-51875830 62450161 0755-61280252 傳真：021-62450161 業(yè)務(wù)手機:15921673576 詳情請訪問網(wǎng)站：http://www.51qianru.cn 課程目標(biāo) Cadence培訓(xùn)初級班主要為您介紹從原理圖輸入到印刷電路板光繪制造文件輸出的全線PCB設(shè)計流程，通過講課及上機練習(xí)相結(jié)合的方式完成Cadence的原理圖工具Concept- HDL、PCB工具Allegro以及相應(yīng)的建庫工具的使用方法的系統(tǒng)培訓(xùn)。通過培訓(xùn)學(xué)員可掌握先進(jìn)的Cadence PCB設(shè)計流程，完成PCB設(shè)計。 培養(yǎng)對象 從事硬件開發(fā)的所有人員，以及具有一定基礎(chǔ)的高年級本科生或者碩、博士研究生。 班級規(guī)模及環(huán)境 為了保證培訓(xùn)效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數(shù)限5人，多余人員安排到下一期進(jìn)行。 質(zhì)量保障 1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽； 2、培訓(xùn)結(jié)束后免費提供一個月的技術(shù)支持，充分保證培訓(xùn)后出效果； 3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 時間地點 上課地點：華東師范大學(xué)／銀城大廈（上海市，地鐵3號線或4號線金沙江路站旁） 上課地點：地址：深圳市羅湖區(qū)桂園路2號電影大廈A座2205 （地鐵一號線大劇院站D出口旁，桂園路和解放路交叉口,近地王大廈） 熱線：0755-61280252 25912501 傳真：0755-25912501 郵編：518001 信箱:qianru2@hotmail.com 客服QQ:812773398 最近開班有周末班/連續(xù)班/晚班 學(xué)時和費用 ★課時： 共9天，總計72學(xué)時; ◆外地學(xué)員：代理安排食宿（需提前預(yù)定） ☆合格學(xué)員免費頒發(fā)相關(guān)資格證書，提升您的職業(yè)資質(zhì) 作為最早專注于嵌入式培訓(xùn)的專業(yè)機構(gòu)，曙海嵌入式學(xué)院提供的證書得到本行業(yè)的廣泛認(rèn) 可，學(xué)員的能力得到大家的認(rèn)同。 ☆合格學(xué)員免費推薦工作 課程進(jìn)度安排 課程大綱 第一階段 1 Concept HDL基本設(shè)計流程 Concept HDL Basic Board Design Flow 2 設(shè)計輸入 Design Entry 2.1 Project Setup 2.2 Editing a Schematic - Part Libraries, Adding Parts, Adding Wires,Naming Wires 2.3 Concept Error Checking 2.4 Design Libraries 2.5 Working with Groups 2.6 Copying, Adding, Inserting, and Moving PagesDeleting Pages 2.7 The CheckPlus Tool 2.8 Cross Referencing Signals 2.9 Plotting the Schematic 2.10 Part Tables 2.11 Packaging 2.12 Bill of Materials 3 從原理圖到PCB：PackageXL 工具使用 3.1 Introduction to Board Layout 3.2 Mainstream Board Design 3.3 Design Synchronization 3.4 Netlist Files 3.5 Export Physical 4 層次化設(shè)計 Hierarchical Design 4.1 Components of a Hierarchical Block 4.2 Creating Hierarchical Block Symbols 4.3 Top-Down Design 第二階段 5 PCB設(shè)計準(zhǔn)備：Allegro環(huán)境、規(guī)則設(shè)置、PCB布局布線 5.1 Allegro User Interface 5.2 Managing the Allegro Work Environment 5.3 Padstack Designer 5.4 Component Symbols 5.5 Board Design Files 5.6 Importing Logic Information into Allegro 5.7 Setting Design Constraints 5.8 Component Placement 5.9 Routing and Glossing 6 建立元件庫 PCB Librarian Expert 6.1 Design Processes and Library Models 6.2 Setting Up a Build Area 6.3 The Symbol View 6.4 The Chips View 6.5 The Part Table View 6.6 The Simulation View 6.7 Testing the Part 6.8 Creating a Split Part 6.9 Importing Text Files 第三階段 7 PCB數(shù)據(jù)后處理：覆銅、生產(chǎn)加工數(shù)據(jù)輸出 7.1 Copper Areas and Positive or Negative Planes 7.2 Preparing for Post Processing 7.3 Renaming Reference Designators 7.4 Backannotation 7.5 Creating Silkscreens 7.6 Creating Checkplots 7.7 Generating Artwork 7.8 The Aperture File 7.9 Film Control 7.10 Generating Gerber Files 7.11 Creating Fabrication Drawings 7.12 Generating an NC Drill File 7.13 Creating the Parameters File 7.14 Creating Assembly Drawings |
