熱門關鍵詞：機頂盒電阻 LTE Imagination 示波器

EEPROM接口的FPGA實現_fpga資料_明德揚至簡設計法

發布時間：2017-8-2 15:23 發布者：mdykj33

關鍵詞： FPGA設計 , FPGA資料 , FPGA教程 , AT93C46 , 至簡設計法

工程說明

AT93C46在DI接收到讀指令時，地址被解碼，數據在DO引腳上串行輸出。寫周期是完全自主調時的，在寫入之前不需要單獨的擦除周期。本項目要求AT93C46完成讀和寫功能的混合功能。

案例補充說明

本案例要求實現一個AT93C46的接口能夠根據命令，實現EWEN、WRITE和READ功能，在這里我們提供了具體的設計思路：

1. 上游模塊在rdy=1時，給出start命令，開始進行EWEN、WRITE或者READ操作；在rdy=0期間，start命令無效。

2. 當start有效時，如果mode=0表示進行EWEN操作；mode=1表示進行WRITE操作；mode=2表示進行READ操作。

3. 當start有效時，addr和wdata有效。

4. 當進行EWEN操作時，將addr寫入at93c46。

5. 當進行WRITE操作時，將addr和wdata寫入at93c46。

當進行READ操作時，將addr寫入at93c46，并從at93c46讀到數據，通過rdata和rdata_vld返回給上游模塊。

代碼文檔說明

EEPROM接口的FPGA實現.rar (31.36 KB)

本文地址：http://m.qingdxww.cn/thread-454047-1-1.html 【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。