|
新思科技公司（Synopsys）日前宣布：其DesignWare DDR接口IP產(chǎn)品組合已經(jīng)實(shí)現(xiàn)擴(kuò)充，以使其包括了對(duì)基于新興的DDR4標(biāo)準(zhǔn)的下一代SDRAM。通過(guò)在一個(gè)單內(nèi)核中就實(shí)現(xiàn)對(duì)DDR4、DDR3以及LPDDR2/3的支持，DesignWare DDR解決方案使設(shè)計(jì)師能夠在相同的系統(tǒng)級(jí)芯片（SoC）中，實(shí)現(xiàn)與高性能或者低功耗SDRAM的連接，它已經(jīng)成為諸如用于智能手機(jī)和平板電腦的應(yīng)用處理器等等許多SoC的一項(xiàng)關(guān)鍵需求。 “Synopsys對(duì)DDR4內(nèi)存的支持，對(duì)構(gòu)建一個(gè)強(qiáng)大的DDR4生態(tài)系統(tǒng)是一項(xiàng)重大貢獻(xiàn)，”美光科技公司DRAM市場(chǎng)營(yíng)銷(xiāo)副總裁Robert Feurle說(shuō)道�！癉DR4為業(yè)界帶來(lái)了實(shí)實(shí)在在的功耗與性能優(yōu)勢(shì)，而美光正在雄心勃勃地推進(jìn)DDR4的導(dǎo)入。通過(guò)實(shí)現(xiàn)其規(guī)劃的具備向后兼容性的DesignWare DDR接口IP，Synopsys將使芯片開(kāi)發(fā)者能夠架起從今天基于DDR3的SoC過(guò)渡到即將來(lái)臨的DDR4設(shè)計(jì)的橋梁。” Synopsys的DesignWare DDR4 IP解決方案由DDR4 multiPHY和Enhanced Universal DDR Memory Controller (uMCTL2)組成，它們通過(guò)一種通用的DFI 3.1接口連接。新的DDR4 IP支持所有為將來(lái)JEDEC標(biāo)準(zhǔn)而規(guī)劃的關(guān)鍵DDR4功能；同時(shí)與前一版本相比，其在原始帶寬方面有13%的增加，實(shí)現(xiàn)了高達(dá)50%的總體延遲降低，且具備新的低功耗功能；而該項(xiàng)低功耗功能可實(shí)現(xiàn)智能系統(tǒng)監(jiān)測(cè)和控制，以根據(jù)系統(tǒng)的流量模式?jīng)Q定對(duì)IP的各單元進(jìn)行關(guān)斷。Synopsys特有的、基于CAM的DDR控制器中的實(shí)時(shí)時(shí)序調(diào)度功能可以?xún)?yōu)化來(lái)自多個(gè)主源的數(shù)據(jù)讀寫(xiě)流量，以實(shí)現(xiàn)性能最大化而延遲最小化。 “盡管DDR4的起初目標(biāo)市場(chǎng)是網(wǎng)絡(luò)設(shè)備、服務(wù)器和計(jì)算平臺(tái)，而從事數(shù)字電視、機(jī)頂盒以及多功能打印機(jī)、智能手機(jī)和平板電腦應(yīng)用的設(shè)計(jì)工程師，隨著價(jià)格降低和性能改善也將采用DDR4 DRAM，”瀾起科技公司執(zhí)行副總裁兼JEDEC存儲(chǔ)器分部主席Desi Rhoden說(shuō)道�！癝ynopsys在實(shí)際標(biāo)準(zhǔn)還沒(méi)有發(fā)布之前就充分利用其加入了JEDEC的優(yōu)勢(shì)來(lái)開(kāi)發(fā)可兼容DDR4的產(chǎn)品，正是成為JEDEC會(huì)員的關(guān)鍵收益。” “Synopsys的完整DDR接口IP產(chǎn)品組合包括對(duì)LPDDR、LPDDR2、LPDDR3、DDR、DDR2和DDR3的支持，”Synopsys 負(fù)責(zé)IP與系統(tǒng)市場(chǎng)營(yíng)銷(xiāo)的副總裁John Koeter說(shuō)道�！巴ㄟ^(guò)這次發(fā)布，我們正拓展自己的產(chǎn)品組合以囊括對(duì)DDR4的支持，同時(shí)保持了對(duì)現(xiàn)有各種JEDEC標(biāo)準(zhǔn)SDRAM的向后兼容性。隨著新的DDR標(biāo)準(zhǔn)的演進(jìn)，設(shè)計(jì)師都在尋找可靠的解決方案。Synopsys成功地贏得了超過(guò)320個(gè)DDR IP設(shè)計(jì)的輝煌記錄表明，我們提供了一條通往流片成功的低風(fēng)險(xiǎn)途徑。” 供貨 可支持DDR4的DesignWare DDR4 multiPHY和Enhanced Universal DDR Memory Controller (uMCTL2)計(jì)劃將于2012年第四季度開(kāi)始發(fā)貨。 |
