|
新思科技攜手臺積公司共同開發人工智能驅動的芯片設計流程以優化并提高生產力，推動光子集成電路領域的發展，并針對臺積公司的2納米工藝開發廣泛的IP組合 新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布，攜手臺積公司在先進工藝節點設計開展廣泛的EDA和IP合作，這些合作成果已應用于一系列人工智能（AI）、高性能計算（HPC）和移動設計中。其中雙方的最新合作是共同優化的光子集成電路（PIC）流程，使硅光子技術應用賦能更高功率、性能和晶體管密度的需求。值得一提的是，業界高度認可新思科技的數字和模擬設計流程，這些流程可用于臺積公司N3/N3P和N2工藝技術的 生產。目前，兩家公司正在共同開發包括新思科技DSO.ai™在內的下一代AI驅動型芯片設計流程，以優化設計并提高芯片設計生產力。新思科技還針對臺積公司N2/N2P工藝開發了廣泛的基礎和接口IP產品組合。此外，新思科技、是德科技（Keysight）與Ansys共同推出了全新的集成射頻（RF）設計遷移流程，以實現從臺積公司N16工藝節點至N6RF+工藝節點的遷移。 
新思科技EDA事業部戰略與產品管理副總裁Sanjay Bali表示：“新思科技在可投產的EDA流程和支持3Dblox標準的3DIC Compiler光子集成方面取得的先進成果，結合我們廣泛的IP產品組合，讓我們與臺積公司能夠幫助開發者基于臺積公司先進工藝加速下一代芯片設計創新。我們與臺積公司數十年的緊密合作建立了深厚的信任，持續為業界提供了至關重要的EDA和IP解決方案，幫助合作伙伴實現跨工藝節點的快速設計遷移，從而大幅提高結果質量和生產力。” 臺積公司設計基礎設施管理部負責人Dan Kochpatcharin表示：“我們與新思科技等開放創新平臺（OIP）生態系統合作伙伴緊密合作，賦能合作伙伴更好地應對從埃米級器件到復雜的多裸晶芯片系統等一系列高性能計算設計領域中極具挑戰的芯片設計需求，始終屹立于創新的最前沿。臺積公司與新思科技將繼續攜手助力開發者基于臺積公司的先進工藝節點實現下一代差異化設計，并加快成果轉化速度。” 針對先進工藝節點的經認證數字和模擬設計流程 新思科技針對臺積公司N3P和N2工藝的可投產數字和模擬設計流程，已被應用于一系列AI、HPC和移動設計領域。該AI驅動的模擬設計遷移流程可實現工藝節點間的快速遷移，在新思科技已有的針對臺積公司N4P至N3E和N3E至N2工藝節點遷移的設計流程基礎上，新增了用于從臺積公司N5至N3E工藝節點的遷移流程。 此外，可互操作工藝設計套件（iPDK）和新思科技IC Validator™物理驗證運行集已可供開發者使用，幫助芯片開發團隊高效地將設計遷移至臺積公司的先進工藝技術。新思科技IC Validator支持全芯片物理簽核，以應對日益復雜的物理驗證規則。新思科技IC Validator現已通過臺積公司N2和N3P工藝技術認證。 借助光子集成電路加速多裸晶設計的數據傳輸 AI訓練所需的海量數據處理要求低時延、高能效和高帶寬的互連，這也推動了采用硅光子技術的光學收發器和近/共封裝光學器件的應用。新思科技和臺積公司正在面向臺積公司的緊湊型通用光子引擎（COUE）技術開發端到端多裸晶電子和光子流程解決方案，以提升系統性能和功能。該流程包括利用新思科技OptoCompiler™進行光子集成電路設計，以及利用新思科技3DIC Compiler和Ansys多物理場分析技術進行電子集成電路（EIC）的集成。 利用針對N2和N2P工藝的廣泛IP組合加快產品上市速度 目前，新思科技正在針對臺積公司的N2和N2P工藝技術開發廣泛的基礎和接口IP組合，以助力復雜的AI、HPC和移動SoC應用加速實現流片成功。基于N2和N2P工藝節點的高質量PHY IP，包括UCIe、HBM4/3e、3DIO、PCIe 7.x/6.x、MIPI C/D-PHY和M-PHY、USB、DDR5 MR-DIMM和LPDDR6/5x，開發者能夠受益于臺積公司先進工藝節點上的PPA改進。此外，新思科技還針對臺積公司N3P工藝技術提供經過硅驗證的基礎和接口IP組合，包括224G以太網、UCIe、MIPI C/D-PHY和M-PHY、USB/DisplayPort和eUSB2、LPDDR5x、DDR5和PCIe 6.x，以及正在開發中的DDR5 MR-DIMM。新思科技針對臺積公司先進工藝節點的IP已被數十家業內領先公司采用，以加快其開發進度。
|
