|
3DIC Compiler協(xié)同設(shè)計與分析解決方案結(jié)合新思科技IP，加速英特爾代工EMIB技術(shù)的異構(gòu)集成 新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日宣布推出面向英特爾代工EMIB先進封裝技術(shù)的可量產(chǎn)多裸晶芯片設(shè)計參考流程，該流程采用了Synopsys.ai EDA全面解決方案和新思科技IP。該經(jīng)過優(yōu)化的參考流程提供了一個統(tǒng)一的協(xié)同設(shè)計與分析解決方案，通過新思科技3DIC Compiler加速從芯片到系統(tǒng)的各個階段的多裸晶芯片設(shè)計的探索和開發(fā)。此外，新思科技3DSO.ai與新思科技3DIC Compiler原生集成，實現(xiàn)了信號、電源和熱完整性的優(yōu)化，極大程度地提高了生產(chǎn)力并優(yōu)化系統(tǒng)性能。 新思科技EDA事業(yè)部戰(zhàn)略與產(chǎn)品管理副總裁Sanjay Bali表示：“隨著帶寬需求飆升至全新高度，許多公司正在加速轉(zhuǎn)向多裸晶芯片設(shè)計，以提高其人工智能（AI）和高性能計算（HPC）應(yīng)用的處理能力和性能。我們與英特爾代工長期深入合作，面向其EMIB封裝技術(shù)打造可量產(chǎn)的AI驅(qū)動型多裸晶芯片設(shè)計參考流程，為我們的共同客戶提供了全面的解決方案，助力他們成功開發(fā)十億至萬億級晶體管的多裸晶芯片系統(tǒng)。” 英特爾代工副總裁兼生態(tài)系統(tǒng)技術(shù)辦公室總經(jīng)理Suk Lee表示：“應(yīng)對多裸晶芯片架構(gòu)在設(shè)計和封裝上的復(fù)雜性，需要采用一種全面整體的方法來解決散熱、信號完整性和互連方面的挑戰(zhàn)。英特爾代工的制造與先進封裝技術(shù)，結(jié)合新思科技經(jīng)認(rèn)證的多裸晶芯片設(shè)計參考流程和可信IP，為開發(fā)者提供了一個全面且可擴展的解決方案，使他們能夠利用英特爾代工EMIB封裝技術(shù)來快速實現(xiàn)異構(gòu)集成。” 面向多裸晶芯片設(shè)計的AI驅(qū)動型EDA參考流程和IP 新思科技為快速異構(gòu)集成提供了一個全面且可擴展的多裸晶芯片系統(tǒng)解決方案。該從芯片到系統(tǒng)的全面解決方案可實現(xiàn)早期架構(gòu)探索、快速軟件開發(fā)和系統(tǒng)驗證、高效的芯片和封裝協(xié)同設(shè)計、穩(wěn)健的芯片到芯片連接，以及更高的制造和可靠性。新思科技3DIC Compiler是該多裸晶芯片系統(tǒng)解決方案的關(guān)鍵組成部分，它與Ansys® RedHawk-SC Electrothermal多物理場技術(shù)相結(jié)合，解決了2.5D/3D多裸晶芯片設(shè)計中關(guān)鍵的供電和散熱的簽核問題，已經(jīng)被多位全球領(lǐng)先科技客戶采用。此外，該解決方案還可通過針對2.5D和3D多裸晶芯片設(shè)計的自主AI驅(qū)動型優(yōu)化引擎新思科技3DSO.ai，迅速地大幅提升系統(tǒng)性能和成果質(zhì)量。 目前，新思科技正在面向英特爾代工工藝技術(shù)開發(fā)IP，提供構(gòu)建多裸晶芯片封裝所需的互連，降低集成風(fēng)險并加快產(chǎn)品上市時間。相較于傳統(tǒng)的手動流程，新思科技IP和新思科技3DIC Compiler相結(jié)合可以提供自動布線、中介層研究和信號完整性分析，從而減少工作量高達(dá)30%，并提升成果質(zhì)量15%（以裕度衡量）。 上市時間和更多資源 該參考流程現(xiàn)已上市，可通過英特爾代工或新思科技獲取。 欲進一步了解新思科技多裸晶芯片系統(tǒng)解決方案，請訪問：https://www.synopsys.com/multi-die-system.html。 欲進一步了解新思科技IP，請訪問：https://www.synopsys.com/designware-ip.html。 新思科技和英特爾代工針對Intel 18A工藝的合作公告：https://cn.news.synopsys.com/202 ... rtified-EDA-process。 |
