|
來源：半導(dǎo)體行業(yè)觀察 自1971年英特爾推出第一款 4004 芯片以來，集成電路中的晶體管數(shù)量以驚人的速度增長。現(xiàn)在，半導(dǎo)體行業(yè)不得不承認(rèn)，“微芯片上的晶體管數(shù)量大約每18個月就會增加一倍”的摩爾定律即將走向終結(jié)。僅通過縮小晶體管尺寸來跟上摩爾定律的步伐是不可持續(xù)的，維持這種進(jìn)步速度的成本是天文數(shù)字——晶體管密度每增加一倍，就需要資本投資同時增加一倍。而且物理難題也層出不窮。 但是人工智能、5G和數(shù)據(jù)中心等應(yīng)用對芯片的需求還在繼續(xù)，半導(dǎo)體仍要繼續(xù)發(fā)展。行業(yè)也并沒有放棄摩爾定律，只是每一次的進(jìn)步都異常艱難。在芯片繼續(xù)演進(jìn)的前路上，各路技術(shù)齊上陣，展示著各自的實(shí)力和潛力，但也有各自的限制和不足。 封裝技術(shù) 首先出場的是封裝技術(shù)。封裝技術(shù)是一支無法忽視的力量。隨著大算力需求提升，以及單芯片向更先進(jìn)制程推進(jìn)難度的增大，芯片性能的進(jìn)步更多地依賴于包括封裝、測試和組裝等生產(chǎn)后端。曾經(jīng)，封裝僅被視為容納和連接半導(dǎo)體所必需的組件。如今，先進(jìn)封裝被視為推進(jìn)半導(dǎo)體技術(shù)走向前沿的機(jī)會，先進(jìn)封裝的一大優(yōu)勢是它可以增加互連的密度，從而提高信號速度和整體處理能力。這促使企業(yè)大力投資先進(jìn)封裝研究和資本。也因此，《先進(jìn)封裝，迎來大爆發(fā)》，據(jù)Yole預(yù)測，高端封裝市場在2022年的價值22億美元，預(yù)計(jì)到2028年將超160億美元，2022-2028年的復(fù)合年增長率為40%。 
先進(jìn)封裝玩家一覽 （圖源：Yole） 不過頂尖的先進(jìn)封裝技術(shù)都掌握在晶圓代工巨頭手中，由于先進(jìn)封裝提供了比傳統(tǒng)后端封裝更高價值的機(jī)會，因此主要參與者和快速追隨者正在開發(fā)各種形式的封裝技術(shù)并將其商業(yè)化，以贏得優(yōu)質(zhì)客戶。臺積電、英特爾和三星是推動先進(jìn)封裝創(chuàng)新的主要參與者。臺積電利用CoWoS、InFO和3D SoIC解決方案提供了3DFabric技術(shù)平臺。英特爾也積極布局2.5D/3D封裝技術(shù)，如Foveros、EMIB和Co-EMIB產(chǎn)品，以及后來的Foveros Direct & Omni。三星有I- CubeS 、H-Cube，以及后來的R-Cube和X-Cube等2.5D和3D封裝技術(shù)。因此，他們之間圍繞先進(jìn)封裝的競爭也愈發(fā)激烈，《代工巨頭“血拼”先進(jìn)封裝》。 從技術(shù)上來看，他們主要在采用硅通孔（Through-Silicon Via, TSV）、模具通孔（Through-Mold Via, TMV）、微凸塊和混合鍵合等技術(shù)來減小互連間距。3D封裝發(fā)展的初期主要是通過裸片上的一個個的小銅凸塊來提供芯片之間的垂直互聯(lián)。凸塊的尺寸范圍只能從40 µm間距到最終縮小到20 µm或10 µm間距，混合鍵合技術(shù)是實(shí)現(xiàn)10µm及以下間距另一個有潛力的連接技術(shù)，它使用小型的銅對銅連接來連接封裝中的裸片，能夠?yàn)?D封裝提供卓越的互聯(lián)密度。 除此之外，晶圓代工廠商們甚至開始向封裝材料上進(jìn)擊，英特爾于9月18日，對外披露了其半導(dǎo)體玻璃基板技術(shù)的開發(fā)進(jìn)展，《開啟了下一代封裝革命》。英特爾認(rèn)為，有機(jī)材料不僅更耗電，且有著膨脹與翹曲等限制，至2030年前，半導(dǎo)體產(chǎn)業(yè)很可能會達(dá)到使用有機(jī)材料在硅封裝上延展電晶體數(shù)量的極限，玻璃基板將是下一代半導(dǎo)體確實(shí)可行且不可或缺的進(jìn)展。相較有機(jī)基板，玻璃基板具卓越的機(jī)械、物理和光學(xué)特性，在單一封裝中可連接更多電晶體，提高延展性并能組裝更大的系統(tǒng)級封裝（SiP）。芯片架構(gòu)師將能在一個封裝上以更小面積封裝更多小芯片，同時以更高彈性、更低的總體成本和功耗實(shí)現(xiàn)效能和增加密度。 互聯(lián)技術(shù) “互連”也是芯片技術(shù)挑戰(zhàn)的重要參與者。曾經(jīng)，晶體管的速度是制約芯片性能的限制因素，但隨著當(dāng)今動輒數(shù)百萬晶體管芯片的出現(xiàn)，更多的晶體管使得線路的電阻也隨之增加，此外，在間隔非常近的相鄰線路之間可能會發(fā)生電容耦合。這兩者都影響了信號的傳輸。當(dāng)下，芯片的計(jì)算能力（FLOP）增長速度均快于每一代芯片/封裝中輸入和輸出數(shù)據(jù)的速度。如今，互連已經(jīng)成為一大限制因素。 在芯片互聯(lián)技術(shù)上，目前銅互連仍然是行業(yè)普遍的做法。1997年，IBM率先從鋁互連轉(zhuǎn)向銅布線互連，自那時起，銅一直是用于制造邏輯后端（BEOL）應(yīng)用中的互連線和通孔的主流導(dǎo)體金屬。但隨著芯片工藝邁入更先進(jìn)的工藝，在10nm或更小的尺寸，銅的電阻率急劇增加，從而開始影響電子電路的性能。 于是，行業(yè)也早已發(fā)起對銅之外的新材料的探尋。研究顯示，鈷 (Co)、釕 (Ru)、銠 (Rh)、銥 (Ir) 和鉬 (Mo)等材料在更小尺寸下具有更好電阻表現(xiàn)。不止如此，像imec這樣的研究機(jī)構(gòu)在大約五年前就開始為未來互聯(lián)應(yīng)用尋找替代二元和三元合金金屬的研究。具體可查看《替代銅互連，新的里程碑》一文。但是新材料想要替代銅互連，不是易事。《銅互聯(lián)，還是無法替代？》 互聯(lián)不僅包括硬件層面的物理互聯(lián)，還包括更高層次的接口和協(xié)議技術(shù)（如不同設(shè)備或系統(tǒng)之間的通信接口和標(biāo)準(zhǔn)）。如PCIe、以太網(wǎng)、NVMe、Linux、TCP/IP、RDMA這些接口技術(shù)都在互聯(lián)方面發(fā)揮著重要的作用。近些年來，在數(shù)據(jù)中心存儲和處理數(shù)據(jù)的爆炸性需求，以及傳統(tǒng)的DDR內(nèi)存接口的帶寬和容量擴(kuò)展有限的情況下，一些新型的接口互聯(lián)技術(shù)被開發(fā)出來。 其中一個互聯(lián)技術(shù)的挑戰(zhàn)者是，英特爾于2019年3月在InterconnectDay 2019上推出開放性互聯(lián)協(xié)議Compute Express Link (CXL) ，已成為業(yè)界和學(xué)術(shù)界認(rèn)為最有前途的接口技術(shù)之一，因?yàn)樗粌H可用于內(nèi)存容量和帶寬的擴(kuò)展，還能夠?qū)崿F(xiàn)內(nèi)存分解。這幾年其標(biāo)準(zhǔn)發(fā)展迅速，不少芯片廠商已在其產(chǎn)品路線圖中宣布支持CXL。在《揭開CXL內(nèi)存的神秘面紗》一文中對CXL進(jìn)行了詳盡的描述。
不同版本CXL對比 （來源：CXL3.0白皮書） 另外一個就是現(xiàn)在大火的Chiplet，在后摩爾時代，Chiplet這樣的先進(jìn)封裝技術(shù)在推動芯片性能繼續(xù)提升上至關(guān)重要。其接口技術(shù)標(biāo)準(zhǔn)UCIe也于2022年推出，發(fā)展至今，UCIe聯(lián)盟已經(jīng)發(fā)布了兩個版本，分別是UCIe 1.0和1.1。《Chiplet，怎么連？》一文中指出，Chiplet當(dāng)前正處于發(fā)展階段，能否成為一種新的IP產(chǎn)品和商業(yè)模式，甚至拯救摩爾定律的救星，關(guān)鍵就在于業(yè)界能否達(dá)成統(tǒng)一的Chiplet互聯(lián)標(biāo)準(zhǔn)，建立起來一個開放和標(biāo)準(zhǔn)化的Chiplet生態(tài)。 此外，還有一些公司推出獨(dú)有的互聯(lián)技術(shù)，例如英偉達(dá)的NVlink技術(shù)，它在今年早些時候推出了一款獨(dú)立的128端口NVLink交換機(jī)系統(tǒng)，配備800G OSFP 接口，可直接連接多達(dá)256個Hopper H100 GPU。 硅光芯片也是一個有潛力的技術(shù)，隨著近年來光子芯片賽道的廠商越來越多，例如英特爾、Ayar Labs、博通、思科、國內(nèi)還有一大批企業(yè)如曦智科技等等。硅光子能提升光電傳輸?shù)乃俣龋行Ы鉀Q目前計(jì)算機(jī)元件使用銅導(dǎo)線所遇到的信號耗損機(jī)熱量問題，因此，被寄予厚望的《光芯片步入“黃金時代”》。但是硅光子還面臨著高成本制造、光源集成、材料匹配、熱效應(yīng)等瓶頸。 據(jù)650 Group研究機(jī)構(gòu)發(fā)布的《數(shù)據(jù)中心互連半導(dǎo)體預(yù)測與研究報告》中指出，數(shù)據(jù)中心計(jì)算現(xiàn)在和未來幾年的發(fā)展代表著架構(gòu)的轉(zhuǎn)變。互連芯片的創(chuàng)新和技術(shù)轉(zhuǎn)型將大幅提高每單位功率和每單位成本的系統(tǒng)I/O帶寬，從而實(shí)現(xiàn)人工智能和加速計(jì)算集群的尺寸和代際的擴(kuò)展。數(shù)據(jù)中心互連半導(dǎo)體市場（即支持跨計(jì)算、存儲和網(wǎng)絡(luò)系統(tǒng)的高性能數(shù)據(jù)通信的芯片技術(shù)的價值）預(yù)計(jì)將在2022年至2027年間翻一番，達(dá)到近250億美元，年復(fù)合增長率達(dá)到兩位數(shù)。 新的供電方式 隨著我們不斷縮小晶體管和 IC 的尺寸，供電成為一個重大的片上挑戰(zhàn)。據(jù)應(yīng)用材料的介紹，目前所有芯片都需要從芯片的前端提供電力，這大約需要通過超過12層的布線，直至晶體管。這種方法有兩個主要限制：芯片上寶貴的空間必須分配給電源線，而且當(dāng)電源穿過多層到達(dá)晶體管時會損失電源。背面供電（BPDN）或有助于拯救摩爾定律。 背面供電網(wǎng)絡(luò)的基本思想是移除所有從硅表面上方發(fā)送電力（而不是數(shù)據(jù)信號）的互連，并將它們放置在硅表面下方。理論上這可以減少功率損耗，因?yàn)楣β蕚鬏敾ミB可以更大且電阻更小。它還為信號承載互連釋放了晶體管層上方的空間，可能導(dǎo)致更緊湊的設(shè)計(jì)。 現(xiàn)在包括imec、英特爾（PowerVia）、臺積電、三星等都在研發(fā)這項(xiàng)技術(shù)，一些芯片制造商已公開宣布在2nm及以上技術(shù)節(jié)點(diǎn)的邏輯IC中引入背面供電網(wǎng)絡(luò)。《背面供電技術(shù)，越來越熱！》但是背面供電技術(shù)需要創(chuàng)新的器件架構(gòu)、新材料開發(fā)、材料的單片和異構(gòu)集成、更大的晶圓尺寸和單晶圓處理，才能滿足當(dāng)今的應(yīng)用要求。 新型材料 新型材料也是焦點(diǎn)之一。過去幾十年，硅材料是芯片行業(yè)的統(tǒng)治者。根據(jù)賓夕法尼亞大學(xué)設(shè)備研究與工程實(shí)驗(yàn)室教授Deep Jariwala 的說法，“我們已經(jīng)達(dá)到這樣一個地步，即使你可以繼續(xù)縮小硅，它已經(jīng)到了不再節(jié)能的地步。”因此，行業(yè)研究學(xué)者對新型材料的探索孜孜不倦。潛在的硅替代者主要有二維材料如石墨烯、各種氧化物、金剛石、有機(jī)材料等等。它們被視為未來芯片技術(shù)的希望。 包括臺積電和英特爾在內(nèi)的商業(yè)企業(yè)，以及麻省理工、賓夕法尼亞大學(xué)等科研機(jī)構(gòu)已經(jīng)對二維材料進(jìn)行了不同程度的研究，其中，大量的研究報告表明，基于二維過渡金屬二硫族化合物如MoS2和WSe2的晶體管是接替硅的重要候選者。《兩大巨頭，七篇論文，二維材料的新進(jìn)展》。隨著行業(yè)對二維材料研究的增加，其已經(jīng)逐漸開始走向制造。 碳納米管（CNT）是另一種被寄予厚望的新材料，被認(rèn)為是下一代高性能、超大規(guī)模和薄膜晶體管以及光電器件的有力候選者。碳和硅一樣，并不是什么新材料，從鉛筆到鉆石，碳無處不在。碳納米管可能被用作高性能數(shù)字電子設(shè)備以及射頻和傳感應(yīng)用的平臺。而且它可以通過化學(xué)氣相沉積（CVD）方法，能夠在CMOS工廠成功制造。《下一代的晶體管候選，不是硅！》一文中對碳納米管進(jìn)行了詳細(xì)的介紹。 二氧化鉿這樣的新型材料為存儲乃至新型存儲提供了更多的可能性。多項(xiàng)研究發(fā)現(xiàn)，二氧化鉿具有鐵電的特性，這樣的好處是它能在不供電的情況下也可以長久存儲數(shù)據(jù)，意味著其可以再非易失性內(nèi)存領(lǐng)域發(fā)揮價值。總而言之，《鉿基氧化物材料有望成為未來芯片的選擇》。 結(jié)語 Imec預(yù)測，晶體管的形式將在未來十年發(fā)生變化，連接它們的金屬也會發(fā)生變化。最終，晶體管可能是由二維半導(dǎo)體而不是硅制成的堆疊器件，電力傳輸和其他基礎(chǔ)設(shè)施可以分層放置在晶體管下方。為了保持摩爾定律的正常運(yùn)行，所有可能的杠桿都將被拉動，除了上文所提到的這些，還有下一代光刻技術(shù)、工具等各領(lǐng)域的支持。最終，我們能將摩爾定律延伸到什么程度很可能是一個純粹的經(jīng)濟(jì)學(xué)問題。
Imec的CMOS 2.0路線圖，很有趣 |
