|
作者：ADI產品營銷經理Richard Houlihan、ADI產品應用工程師Naveen Dhull、ADI首席IC設計工程師Padraig Fitzgerald 先進的數字處理器IC要求通過單獨的DC參數和高速數字自動測試設備(ATE)測試，以達到質保要求。這帶來了很大的成本和組織管理挑戰。本文將介紹ADGM1001 SPDT MEMS開關如何助力一次性通過單插入測試，以幫助進行DC參數測試和高速數字測試，從而降低測試成本，簡化數字/RF片上系統(SoC)的測試流程。 
圖1.操作員將負載板安裝到測試儀上，以測試數字SoC ATE挑戰 半導體市場在不斷發展，為5G調制解調器IC、圖像處理IC和中央處理IC等先進的處理器提供速度更快、密度更高的芯片間通信。在這種復雜性不斷提高、需要更高吞吐量的形勢下，保證質量成為當前ATE設計人員面臨的終極挑戰。其中一個關鍵性問題是：發射器(Tx)/接收器(Rx)通道數量不斷增加，需要進行高速數字和DC參數測試。這些挑戰令半導體測試越來越復雜，如果不加以解決，會導致測試時間更長、負載板更復雜和測試吞吐量下降。而在現代ATE環境中，也會致使運營費用(OPEX)增加，產出降低。 要解決這些ATE挑戰，需要使用能在DC頻率和高頻率下運行的開關。ADGM1001能傳輸真正的0Hz DC信號，以及高達64Gbps的高速信號。這讓人們得以構建高效的單個測試平臺（一次插入），可配置為測試DC參數標準和高速數字通信標準，例如PCIe Gen 4/5/6、PAM4和USB 4。
圖2.ADGM1001眼圖，32Gbps（RF1至RFC，包含參考波形，使用的偽隨機測試碼PRBS 215-1）。 如何測試HSIO引腳？ 在高產量生產環境中測試高速輸入輸出(HSIO)接口是一大挑戰。驗證HSIO接口的一種常見方法是采用高速環回測試結構。這會將高速測試路徑和DC測試路徑集成在同一個配置中。 要執行高速環回測試，通常從發射器高速發射一個偽隨機位序列(PRBS)，在負載板或測試板上環回之后由接收器接收，如圖3（左側）所示。在接收端，對序列進行分析，以計算誤碼率(BER)。
圖3.兩種插入測試方法的示意圖 DC參數測試（例如連續性和泄漏測試）在I/O引腳上進行，以確保器件功能正常。要執行這些測試，需要將引腳直接連接到DC儀器上，用該儀器施加電流并測量電壓，以測試故障。 要在DUT I/O上執行高速環回測試和DC參數測試，可以使用多種方法來測試數字SoC；例如，使用MEMS開關或繼電器，或使用兩種不同類型的負載板，一種用于執行高速測試，另一種用于執行DC測試，這需要兩次插入。 使用繼電器執行高速測試和DC參數測試變得很有挑戰性，因為大多數繼電器的工作頻率不超過8GHz，因此用戶必須在信號速度和測試范圍方面做出讓步。此外，繼電器體積大，會占用很大的PCB面積，這會影響解決方案的尺寸。繼電器的可靠性一直備受關注，它們通常只能支持1000萬個開關周期，這限制了系統的正常運行時間和負載板的壽命。 圖3顯示用于執行高速環回測試和DC參數測試的兩種插入測試方法。圖3中，左側顯示高速數字環回測試設置，其中DUT的發射器通過耦合電容接至接收器。圖3右側顯示DC參數測試設置，其中DUT引腳直接連接至ATE測試儀進行參數測試。到目前為止，受組件限制，還無法在同一個負載板上同時提供高速環回功能和DC測試功能。 與兩次插入測試相關的挑戰 ► 管理兩套硬件：用戶必須維護和管理進行DC和環回測試所需的兩套負載板。這使成本大幅增加，尤其是在測試大量器件時。 ► 延長測試時間，增加測試成本：兩次插入測試意味著每個DUT必須測試兩次，因此每次測試的索引時間將增加一倍，最終會增加測試成本，并顯著影響測試吞吐量。 ► 測試時間優化：使用兩套硬件時，測試時間無法優化。如果一個器件導致第二次插入失敗，成本會進一步增加。第一次插入則會浪費測試儀時間。 ► 更易出現操作錯誤：由于每個DUT都要測試兩次，出現操作錯誤的幾率也會翻倍。 ► 解決方案設置× 2：兩種測試插入方法涉及兩組硬件，使得硬件設置時間翻倍。 ► 組織管理成本：兩次插入測試，意味著需要移動更多組件。需要在兩個測試儀之間，甚至兩個測試室之間移動組件，帶來了規劃和組織管理挑戰。 如何利用出色密度解決兩次插入問題 ADI的34GHz MEMS開關技術采用小巧的5mm × 4mm × 0.9mm LGA封裝，提供高速數字測試功能和DC測試功能，如圖4所示。要執行高速數字測試，來自發射器的高速信號經由開關，路由傳輸回到接收器，在解碼之后，進行BER分析。要執行DC參數測試，該開關將引腳連接到DC ATE測試儀進行參數測試，例如連續性和泄漏測試，以確保器件功能正常。在執行DC參數測試期間，MEMS開關還提供與ATE進行高頻通信的選項，可以滿足某些應用的需求。
圖4.ADGM1001支持高速數字測試和DC測試（只突出顯示P通道） 圖5顯示高速數字測試解決方案，分別使用繼電器和使用ADGM1001 MEMS開關進行比較。使用MEMS開關時，解決方案的尺寸比使用繼電器時縮減近50%，這是因為ADGM1001采用5 × 4 × 0.9mm LGA封裝，比典型的繼電器小20倍。PCIe Gen 4/5、PAM4、USB 4和SerDes等高頻標準驅動多個發射器和接收器通道，這些通道需要緊密排布在PCB上，但不能增加布局復雜性，以消除通道與通道之間的差異。為了滿足這些不斷發展的高頻標準的要求，MEMS開關在負載板設計中提供致密和增強功能，以便執行數字SoC測試。
圖5.分別使用繼電器和ADGM1001的環回解決方案比較 繼電器尺寸通常很大，只能提供有限的高頻性能。它們利用增強致密來支持更高的頻率標準，例如PCIe Gen 4/5、PAM4、USB 4和SerDes。大多數繼電器的工作頻率不超過8GHz，在高頻率下具有很高的插入損耗，會影響信號的完整性并限制測試覆蓋范圍。 ADGM1001簡介 ADGM1001 SPDT MEMS開關在DC至34GHz頻率范圍內提供出色的性能。該技術具有超低寄生效應和寬帶寬，開關對高達64Gbps信號的影響很小，并且通道偏斜、抖動和傳播延遲都比較低，可實現高保真數據傳輸。它在34GHz時提供1.5dB的低插入損耗和3Ω低RON。它提供69dBm的良好線性度，可以處理高達33dBm的RF功率。它采用5mm × 4mm × 0.95mm小型塑料SMD封裝，提供3.3V電源和簡單的低壓控制接口。所有這些特性使ADGM1001非常適合ATE應用，支持通過單次測試插入實現高速數字測試和DC參數測試，如圖4所示。
圖6.ADGM1001 RF性能
圖7.封裝類型：5mm × 4mm × 0.9mm 24引腳LGA封裝 ADGM1001易于使用，為引腳23提供3.3V VDD即可運行。但是，VDD可以使用3.0V至3.6V電壓。開關可以通過邏輯控制接口（引腳1至引腳4）或通過SPI接口進行控制。實現器件功能所需的所有無源組件都集成在封裝內，易于使用并且節省板空間。圖8所示為ADGM1001的功能框圖。
圖8.ADGM1001功能框圖 使用ADGM1001實現單次插入測試的優勢 ► 出色的高速和DC性能：實現從DC到34GHz的寬帶寬是當今行業面臨的挑戰。ADGM1001的插入損耗、線性度、RF功率處理和RON等關鍵參數在DC到34GHz范圍內都具有出色的性能。 ► 降低運營費用： 減少硬件數量：單次插入測試只需使用一套測試硬件；因此，用戶無需投資購買兩套硬件和測試設備，可以大幅降低運營費用。 測試儀的運行時間：與繼電器相比，ADGM1001支持1億個循環周期，提供出色的可靠性，可延長測試儀的運行時間，最終降低運營費用。 ► 提高測試吞吐量：ADGM1001允許使用單次插入測試，將索引時間減少一半，這會大幅縮短測試時間，提供更高的測試吞吐量和資產利用率。 ► 密集解決方案，面向未來：ADGM1001提供更高的致密度和增強功能。MEMS開關技術提供可靠的路線圖，適用于DC至高頻運行開關，且與不斷發展的技術完全保持一致。 ► 降低組織管理成本：使用單次插入方法時，需要移動的組件數量更少，可以降低組織管理成本和規劃難度。 ► 減少組件移動：使用單次插入測試方法時，DUT只需一次插入進行測試，減少了組件移動，最終可降低發生操作錯誤的幾率。 結論 ADGM1001正在推動DC至34GHz開關技術的發展，使得組合使用高速數字和DC參數解決方案進行SoC測試成為可能。它有助于縮短測試時間，改善電路板設計布局（實現更高的DUT數量和吞吐量），并延長運行時間（提高可靠性）。 ADGM1001是ADI MEMS開關系列的新產品，可滿足高速SoC測試需求。ADI的MEMS開關技術擁有可靠的發展路線，支持DC至高頻的開關功能，適合面向未來的技術需要。 關于作者 Richard Houlihan投身電子行業25年，擔任過設計、產品線管理、營銷到業務部主管職位。他現在負責ADI公司先進的開關和多路復用器產品線的營銷和業務開發。Richard利用自身在模擬前端結構方面的背景和廣闊的市場渠道經驗，負責督導戰略創新和產品開發。他擁有都柏林三一學院的電氣工程學士學位和波士頓東北大學的工商管理碩士學位。 Naveen Dhull于2011年獲得愛爾蘭沃特福德理工學院的電子工程學士學位。他于2011年加入ADI公司，擔任IC布局工程師，隨后于2016年調入開關和多路復用器應用團隊。自2016年以來，他一直擔任產品應用工程師，專注于使用CMOS和MEMS開關技術的RF開關。 Padraig Fitzgerald 2002年畢業于愛爾蘭利默里克大學，獲得電子工程學士學位。同年，他加入ADI公司愛爾蘭利默里克分公司，擔任固態開關評估工程師，2007年轉向開關設計領域。Padraig完成了科克理工學院關于MEMS開關可靠性的研究碩士課程。他還擁有倫敦大學的金融和經濟學碩士學位。他目前是精密開關部的首席設計工程師兼MEMS開關產品和器件設計人員。 |
