|
來源: 界面新聞 如何延續芯片行業的摩爾定律，一直是半導體公司所關注的焦點。 在12月11日至15日舉行的2021 IEEE國際電子器件會議（IEDM）期間，芯片巨頭英特爾公布多項尖端半導體開發前沿技術以推動摩爾定律，稱將在芯片封裝、功率器件和內存材料、尖端物理學三大領域進行創新。 “目標是封裝中將密度提升10倍以上，將邏輯微縮提升30%至50%，并布局非硅基半導體。”英特爾方面表示。 此前尖端半導體開發競爭的核心是芯片制程大小。所謂制程，指的是芯片中晶體管線寬的大小，制程越小，單個芯片上就能容納越多的電路元件，芯片的性能越強、功耗越低。目前芯片制程的領先產品為臺積電和三星量產的5納米芯片，兩家企業計劃在2025年啟動2納米芯片的量產。美國IBM于5月宣布已成功進行2納米芯片的試制。 在先進制程競爭中掉隊的英特爾也在加快推進研發，以期追上競爭對手。但有觀點認為，晶體管數目大約每18個月便會增加一倍的“摩爾定律”目前已接近物理極限，且難以覆蓋成本。這無疑加大了英特爾追趕的難度。 英特爾要維持市場地位超越臺積電，拓展新思路成為關鍵，從芯片制造角度來看，將芯片疊加起來的3D堆疊技術的重要性日趨增加。此前在設計上，英特爾將芯片分別負責功率、計算和存儲的部分以平面形式排列，但新技術嘗試以拼樂高積木的形式，將芯片以立體形式堆疊，通過先進封裝技術將晶體管制作為芯粒（Chiplet）。 Chiplet近年成為芯片行業的關鍵詞。傳統系統單芯片的做法是每一個組件放在單一裸晶（Die）上，功能越多，硅芯片尺寸越大。Chiplet的特點是將大尺寸的多核心設計分散到個別微小裸芯片，如處理器、模擬組件、儲存器等，再用立體堆棧的方式，以封裝技術做成一顆芯片。 英特爾稱，其新的3D堆疊、多芯片封裝技術Foveros Direct可以讓上下芯片之間的連接點密度提升10倍，而且每個連接點的間距小于10微米。新的封裝方式在空間上提高芯片的晶體管密度，能在不縮小制程的情況下，將晶體管密度提升30%至50%，使摩爾定律重新生效。可以說，英特爾研發團隊本次發表的研究成果中，最大的科技進步也是晶體管堆疊技術。 芯片封裝技術以外，英特爾還將目光轉向供應和控制電力的“功率半導體”和內存材料，試圖探索芯片在硅以外的新方案。據英特爾介紹，通過在300毫米的晶圓上首次集成氮化鎵基（GaN-based）功率器件與硅基CMOS，實現了更高效的電源技術。這為CPU提供低損耗、高速電能傳輸創造了條件，同時也減少了主板組件和空間。 英特爾的另一項芯片研究技術成果也依賴于材料進步：利用鐵電材料性質的“鐵電存儲器（FeRAM）”迎來新進展，有望成為手機、電腦內存中常用的DRAM存儲器下一代產品的關鍵材料。 FeRAM的特點是斷電后不會丟失信息，耐用性增強。由于可在保存數據（運算到一半的數據等）的情況下切斷電源，與現有存儲芯片領域常用的DRAM和SRAM存儲器相比，可大幅降低耗電量。而且FeRAM也可實現以納秒（十億分之一秒）為單位、與DRAM同等的高速運行。 此前受限于所用鐵電物質特性的限制，該材料應用只局限于細分市場，但英特爾發布的成果顯示，其記錄了FeRAM材料高達2納秒的極短訪問時間和10億次循環范圍內的極高寫電阻（耐用性），意味著FeRAM有望作為下一代嵌入式DRAM技術的可行方案。 在量子計算等尖端物理學領域，英特爾一方面基于嘗試提升硅基半導體的量子計算性能，同時也在開發能在室溫下進行高效、低功耗計算的新型器件。 該公司稱，正探索物理學領域的新概念以推動半導體技術，進展包括首例常溫磁電自旋軌道（MESO）邏輯器件，自旋電子器件以及芯片封裝、功率器件和內存等。其中英特爾與比利時微電子研究中心（IMEC）在自旋電子材料研究方面的合作，利用電子自旋原理進行信息的傳遞、處理與存儲，有望實現邏輯芯片和存儲器功能的整合。 強化晶圓制造能力和追求先進工藝的路線，均需要堅實技術能力作為支撐，而這一次該公司技術團隊推出了一系列“技術性武器”，或將幫助英特爾在2025年后追上主要競爭對手保持競爭能力。 此前，英特爾的新業務進展遇阻，傳統業務也遭到打擊。作為集芯片設計和生產為一體的IDM廠商，英特爾的先進工藝開發明顯落后于對手臺積電和三星。在基辛格（Pat Gelsinger）于今年初擔任英特爾首席執行官之后，推出一系列在2025年重新贏得優勢地位的商業發展規劃。在戰略上，基辛格強化了競逐先進工藝節點的方向，并采取了對外開放晶圓代工產能、調整工藝節點命名方式等舉措。此外，英特爾還在6月對組織架構進行了調整，新增兩名技術背景的高管。 |
