|
當(dāng)前，越來越多的人開始認(rèn)為：?jiǎn)蝺?nèi)核處理器已經(jīng)無法滿足下一代嵌入式設(shè)備的要求。多媒體處理、海量數(shù)據(jù)、網(wǎng)絡(luò)化功能，諸如此類的應(yīng)用要求，也使得普通消費(fèi)者對(duì)多內(nèi)核產(chǎn)品充滿了期待。那么，多內(nèi)核平臺(tái)是否真的已經(jīng)成為嵌入式領(lǐng)域的主流？下一代的嵌入式平臺(tái)將具備哪些主要特點(diǎn)？業(yè)內(nèi)嵌入式處理器的幾大主流供應(yīng)商就這個(gè)問題發(fā)表了自己的看法。 ADI公司Processor-DSP亞洲業(yè)務(wù)區(qū)域經(jīng)理陸磊 下一代嵌入式硬件結(jié)構(gòu)將有以下幾種發(fā)展趨勢(shì)：(1)為處理器集成性能監(jiān)測(cè)硬件模塊，以便能夠根據(jù)性能統(tǒng)計(jì)結(jié)果，實(shí)時(shí)監(jiān)測(cè)高性能處理器的時(shí)機(jī)性能、高效優(yōu)化系統(tǒng)軟硬件。 (2) 4／8／16位處理器向32位處理器進(jìn)行過渡。市場(chǎng)對(duì)性能更高、功能更復(fù)雜產(chǎn)品的需求日益增長(zhǎng)，而8位處理器的功能已經(jīng)不能滿足要求，32位RISC微處理器不僅擁有更高的性能和更復(fù)雜的功能，其價(jià)格也越來越便宜。此外，下一代嵌入式系統(tǒng)還需要為8位處理器開發(fā)工程師提供界面與接口都很熟悉的32位處理器開發(fā)工具，幫助工程師順利過渡到32位處理器的開發(fā)中。 (3)更加強(qiáng)大的調(diào)試工具和手段。新系統(tǒng)開發(fā)過程中，需要IDE環(huán)境、編譯工具、軟硬件調(diào)試工具、操作系統(tǒng)等工具之間的無縫配合，以大大減少不必要的工作。由于嵌入式系統(tǒng)復(fù)雜性日益增加，很多嵌入式系統(tǒng)都開始使用各種操作系統(tǒng)和多核結(jié)構(gòu)，但傳統(tǒng)JTAG調(diào)試方法能力有限，這就需要更加強(qiáng)大的調(diào)試工具和手段來為開發(fā)復(fù)雜的嵌入式應(yīng)用提供支持。 (4) 高性能編譯系統(tǒng)以及圖形化開發(fā)等。多處理器系統(tǒng)已經(jīng)成為必然趨勢(shì)，這種全新的硬件架構(gòu)對(duì)編譯系統(tǒng)提出了極高的要求，不只是內(nèi)核數(shù)量的簡(jiǎn)單疊加，而是獲得更高性能和更廣泛的功能。圖形化開發(fā)技術(shù)則能夠大大減少開發(fā)的工作量和復(fù)雜程度。 從目前的發(fā)展來看，單處理器不能解決時(shí)鐘頻率的提高所帶來的高功耗、深亞微米半導(dǎo)體制造工藝漏電流產(chǎn)生的高功耗等設(shè)計(jì)問題。而多核處理器技術(shù)能夠通過增加內(nèi)核數(shù)量，增大處理器每個(gè)時(shí)鐘周期內(nèi)可執(zhí)行的單元數(shù)，因此有效地提高了處理器性能。又由于嵌入式應(yīng)用對(duì)處理器的有著低功耗、低成本的苛刻要求，為了滿足這些要求，高端嵌入式處理器領(lǐng)域明顯地從頻率越來越高向多內(nèi)核架構(gòu)轉(zhuǎn)變，對(duì)多內(nèi)核處理器的需求在很多產(chǎn)品領(lǐng)域顯著增加。多內(nèi)核架構(gòu)在處理器性能、低功耗、縮小系統(tǒng)電路面積等方面都展現(xiàn)了無可比擬的優(yōu)勢(shì)。 硬件平臺(tái)選型的過程中，不僅需要考慮到成本因素，還需要對(duì)諸如智能視頻監(jiān)控這類復(fù)雜應(yīng)用考慮不同的用戶可能會(huì)提出不同的新需求，因此平臺(tái)的可擴(kuò)展性是一個(gè)重要問題。此外，還應(yīng)該盡量在已有的資源上進(jìn)行產(chǎn)品開發(fā)。ADI公司Blackfin系列高性能的ADSP BF561處理器，包括兩個(gè)獨(dú)立的ADI處理器核，在代碼上與有著廣泛應(yīng)用的BF533處理器完全兼容，具有顯著的設(shè)計(jì)資源優(yōu)勢(shì)。 愛特梅爾公司戰(zhàn)略營(yíng)銷經(jīng)理Pierre Roux 對(duì)于下一代嵌入式硬件平臺(tái)來說，雖然繼續(xù)提高計(jì)算性能十分重要，但我們認(rèn)為這不應(yīng)該以功耗作為代價(jià)。不斷提升MHz甚至向多核轉(zhuǎn)換是一條快捷方式，卻無可避免會(huì)增加功耗，而我們相信在CPU時(shí)間利用率優(yōu)化方面仍然有大量潛力可挖。在嵌入式領(lǐng)域尤其如此，因?yàn)橛写罅?a href="http://m.qingdxww.cn/keyword/MCU" target="_blank" class="relatedlink">MCU任務(wù)其實(shí)只是基本的實(shí)時(shí)數(shù)據(jù)移動(dòng)、中斷服務(wù)和I/O輪詢。 這就是為什么愛特梅爾最新的MCU創(chuàng)新技術(shù)致力于通過使外設(shè)更加智能化和更加獨(dú)立，把CPU從那些基本任務(wù)中解脫出來，轉(zhuǎn)而投向更復(fù)雜計(jì)算的原因。這方面的最佳示例是我們的8位/32位AVR MCU中的外設(shè)事件控制器功能。 目前，盡管在某些高端嵌入式領(lǐng)域(如電信基礎(chǔ)設(shè)施)或便攜式設(shè)備(如智能手機(jī)和平板電腦)中，已經(jīng)更多地開始使用多核處理器，但我們暫時(shí)并沒有看到我們的大多數(shù)客戶對(duì)多核平臺(tái)有強(qiáng)勁需求。當(dāng)然，我們不會(huì)放棄高端多核產(chǎn)品的開發(fā)，但我們的中期重點(diǎn)是開發(fā)有助于優(yōu)化CPU時(shí)間利用率的IP，這種技術(shù)能夠通過把 CPU從基本控制任務(wù)中解脫出來，以及通過增加DSP指令和浮點(diǎn)協(xié)處理器來達(dá)到提高性能的目的。事實(shí)上，在我們看來，多核平臺(tái)將會(huì)給開發(fā)人員帶來了眾多軟件生態(tài)系統(tǒng)挑戰(zhàn)。 根據(jù)我們對(duì)市場(chǎng)的觀察，我可以斷言多核系統(tǒng)即便會(huì)成為主流架構(gòu)，也尚需5到10年時(shí)間。事實(shí)上，隨著物聯(lián)網(wǎng)的逐漸實(shí)現(xiàn)，對(duì)深度嵌入式低功耗器件的需求在不斷膨脹，這仍將是技術(shù)創(chuàng)新的極其重要的推動(dòng)力。 實(shí)際上，現(xiàn)在還看不到多核平臺(tái)向深度嵌入式器件擴(kuò)展的跡象。此外，從軟件生態(tài)系統(tǒng)的角度來看，除了高端操作系統(tǒng)之外，主流實(shí)時(shí)操作系統(tǒng)的多核支持很有限。同時(shí)，我們?nèi)匀挥泻艽笠徊糠挚蛻粼谄鋺?yīng)用實(shí)現(xiàn)中采用獨(dú)立式的、基于中斷的C-Loop，以盡量減小應(yīng)用的占位面積。 Cavium Networks 產(chǎn)品線經(jīng)營(yíng)主管Steve Klinger 我們相信，多內(nèi)核系統(tǒng)已經(jīng)成為嵌入式領(lǐng)域的主流硬件架構(gòu)，甚至是以普通消費(fèi)者為目標(biāo)的很多電子設(shè)備，現(xiàn)在也開始使用2個(gè)或更多內(nèi)核。 多內(nèi)核設(shè)計(jì)的關(guān)鍵挑戰(zhàn)，在于開發(fā)架構(gòu)和軟件，它們必須能夠隨著芯片上的內(nèi)核數(shù)目進(jìn)行輕松擴(kuò)展。目前Cavium Networks的OCTEON系列多內(nèi)核通用型CPU，已經(jīng)解決了上述問題。Cavium公司的OCTEON II系列帶有32個(gè)64位內(nèi)核(每個(gè)內(nèi)核高達(dá)1.5GHz)，而市場(chǎng)上與之競(jìng)爭(zhēng)的多內(nèi)核架構(gòu)，還只能擴(kuò)展到8內(nèi)核。我們提供的解決方案允許消費(fèi)者寫入相同軟件，并在1個(gè)芯片上的1個(gè)或多達(dá)32個(gè)內(nèi)核中運(yùn)行，消費(fèi)者可以從產(chǎn)品性能的線性擴(kuò)展中獲益。 除了尺寸、重量和功耗這三大要素外，今天嵌入式產(chǎn)品設(shè)計(jì)還面臨功率/熱管理、存儲(chǔ)能力、I/O性能和傳輸、安全等其他新的技術(shù)問題。OCTEON多內(nèi)核處理器能夠解決所有這些挑戰(zhàn)。例如，針對(duì)功率/熱管理，高效的MIPS內(nèi)核不僅體積小，而且能夠提供單位瓦特下的更高性能。此外，該系列產(chǎn)品還可以在不影響應(yīng)用性能的前提下動(dòng)態(tài)限制處理器功耗；針對(duì)存儲(chǔ)能力，我們的產(chǎn)品提供64位內(nèi)核以及多達(dá)4個(gè)DDR3控制器，并圍繞標(biāo)準(zhǔn)DIMM展開設(shè)計(jì)；針對(duì)I/O接口，我們提供行業(yè)標(biāo)準(zhǔn)的聯(lián)網(wǎng)和系統(tǒng)I/O，包括PCIe Gen2、XAUI/SGMII、SRIO和Interlaken，并提供高帶寬；針對(duì)安全性，我們將per-core安全HW引擎與最為完整的安全算法支持、最大可擴(kuò)展性、最低安全處理延遲相結(jié)合。 網(wǎng)絡(luò)、安全、無線和存儲(chǔ)是我們的目標(biāo)市場(chǎng)。目前，在上述這些市場(chǎng)中的所有領(lǐng)先 OEM制造商，都已經(jīng)很大程度上接受了嵌入式多內(nèi)核處理器以及集成的硬件加速處理單元。今后，Cavium還將繼續(xù)提供更多內(nèi)核數(shù)目的器件，從而提供最佳的整體計(jì)算能力以及針對(duì)內(nèi)容處理和其他功能的創(chuàng)新性硬件加速。 Freescale亞太區(qū)商務(wù)拓展資深經(jīng)理常玉林 多核處理器在近年來獲得了廣泛關(guān)注—— 主要集中在PC和服務(wù)器等應(yīng)用方面。但是，對(duì)于大多數(shù)嵌入式應(yīng)用來說，以PC為中心的多核處理器功耗較大、價(jià)格過高、能效太低。 多核是一種極其復(fù)雜的技術(shù)，特別是，嵌入式行業(yè)對(duì)多核提出了嚴(yán)格的功率、成本和性能要求。飛思卡爾認(rèn)識(shí)到，實(shí)現(xiàn)多核技術(shù)不僅僅是采用先進(jìn)的硅片，它還要求從系統(tǒng)層面深入理解內(nèi)核、操作系統(tǒng)和軟件之間如何協(xié)同工作。盡管飛思卡爾最新的QorIQ通信平臺(tái)架構(gòu)可以擴(kuò)展，支持32個(gè)以上的內(nèi)核，但是飛思卡爾認(rèn)為，集成更多內(nèi)核并不一定能夠?qū)崿F(xiàn)最大的效能。相反，飛思卡爾采用了最高頻率可達(dá)2GHZ以上的高性能內(nèi)核，并在架構(gòu)上進(jìn)行創(chuàng)新，如為每個(gè)內(nèi)核提供新穎的后端 L2緩存，以及靈活的應(yīng)用加速IP塊。 與競(jìng)爭(zhēng)對(duì)手的架構(gòu)相比，使用飛思卡爾架構(gòu)實(shí)現(xiàn)相同或更好的性能只需在芯片上集成更少的 Power Architecture內(nèi)核。最終，更少的內(nèi)核意味著可以簡(jiǎn)化編程，并避免由大量?jī)?nèi)核彼此通信引起的低效率。此外，高度可擴(kuò)展的CoreNet結(jié)構(gòu)技術(shù)代表了在先前的多核產(chǎn)品的基礎(chǔ)上邁出了重大一步。這種結(jié)構(gòu)在一個(gè)一致的片上網(wǎng)絡(luò)中最多可連接32個(gè)Power Architecture e500-mc處理器內(nèi)核，同時(shí)避免了總線爭(zhēng)用問題，這個(gè)問題阻礙了前幾代多核處理器的采用。通過為每個(gè)內(nèi)核提供后端緩存來減少內(nèi)核外丟失數(shù)量，以及同時(shí)采用可擴(kuò)展的高帶寬結(jié)構(gòu)處理事務(wù)，這種做法顯著減少了內(nèi)存延遲、“緩存崩潰”、帶寬不足和由于仲裁引起的延遲等問題。 我們相信，QorIQ平臺(tái)及其支持系統(tǒng)將釋放多核處理的真正潛力，并顯著地推動(dòng)多核開發(fā)。 實(shí)際上，飛思卡爾的多核平臺(tái)標(biāo)志著從以硬件/芯片為中心到以軟件/系統(tǒng)為中心的重大轉(zhuǎn)變。先進(jìn)的模擬技術(shù)不僅提供多核平臺(tái)的功能模型，還提供了周期準(zhǔn)確模型，借助這一技術(shù)，開發(fā)人員將能夠開始利用多核平臺(tái)并在出現(xiàn)可用硅片之前對(duì)系統(tǒng)進(jìn)行編程。 Microchip公司高級(jí)單片機(jī)架構(gòu)部產(chǎn)品營(yíng)銷經(jīng)理Jason Tollefson 嵌入式應(yīng)用領(lǐng)域正朝著低功耗和無線通信方向邁進(jìn)。新的架構(gòu)將不得不向降低運(yùn)行時(shí)及休眠時(shí)的功耗方向發(fā)展。當(dāng)單片機(jī)(MCU)采用先進(jìn)的工藝技術(shù)時(shí)，這一點(diǎn)非常重要。多功耗域?qū)⒃谶@一趨勢(shì)中起著重大作用。對(duì)于無線通信，嵌入式架構(gòu)將要能夠更加快速有效地處理數(shù)據(jù)。這需要將加密之類的任務(wù)由軟件棧實(shí)現(xiàn)轉(zhuǎn)為硬件實(shí)現(xiàn)，以及在數(shù)據(jù)處理中增加并行操作，以最小化功耗曲線。 一般而言，絕大多數(shù)的嵌入式應(yīng)用不需要多核平臺(tái)。例如，一個(gè)8位單片機(jī)足以運(yùn)行一個(gè)烤面包機(jī)、密匙卡、溫控器或血糖儀。因此Microchip并沒有在近期推出多核MCU的計(jì)劃。Microchip的單片機(jī)和數(shù)字信號(hào)控制器(DSC)可以輕松集成到使用多核中央處理器的系統(tǒng)中，因?yàn)樗鼈兺鶗?huì)控制大規(guī)模嵌入式應(yīng)用的外設(shè)功能。 相比其他架構(gòu)，MCU和DSC的優(yōu)勢(shì)與應(yīng)用有關(guān)。Microchip提供嵌入式應(yīng)用的解決方案，尤其針對(duì)工業(yè)、汽車、通信和消費(fèi)電子市場(chǎng)領(lǐng)域的嵌入式應(yīng)用。在這些市場(chǎng)中，CPU的成本和復(fù)雜性往往令人望而生畏。FPGA或是具有CPU內(nèi)核的FPGA雖然可取，但是功耗成為這些市場(chǎng)的主要問題。最后，ASIC當(dāng)然能滿足許多嵌入式應(yīng)用對(duì)成本和功耗的要求，但其主要缺點(diǎn)是產(chǎn)品上市時(shí)間長(zhǎng)。而且，對(duì)于ASIC而言，最后時(shí)刻的代碼更改也是致命的。而具有閃存的單片機(jī)，可在裝配過程結(jié)束甚至現(xiàn)場(chǎng)輕易重新編程。 對(duì)于廣大的工程師來說，選擇合適的處理平臺(tái)已經(jīng)變得不那么重要。重要的是要確保所選擇的平臺(tái)提供了設(shè)計(jì)中所需要的解決方案，并提供技術(shù)援助，以協(xié)助實(shí)現(xiàn)方案。Microchip提供眾多PIC16到PIC32的MCU產(chǎn)品系列，及dsPIC 數(shù)字信號(hào)控制器。這些產(chǎn)品中的每個(gè)系列都有大量不同種類外設(shè)，如USB、LCD、先進(jìn)模擬和以太網(wǎng)等等。此外，每個(gè)系列還提供應(yīng)用發(fā)展需要的遷移路徑。具備能夠升級(jí)引腳數(shù)或存儲(chǔ)容量而不改變MCU系列的能力，是必不可少的。選擇合適的處理平臺(tái)，重要的是要確保您的供應(yīng)商有滿足您需求的合適的解決方案和產(chǎn)品遷移。 瑞薩電子大中國(guó)區(qū)研發(fā)中心Soc研發(fā)部業(yè)務(wù)經(jīng)理朱建剛 隨著手持類設(shè)備在多媒體處理功能要求及數(shù)據(jù)計(jì)算功能要求越來越強(qiáng)大，以及家用電器向網(wǎng)絡(luò)化方面的不斷發(fā)展，多媒體處理功能及網(wǎng)絡(luò)化功能正在加入到嵌入式平臺(tái)之中，并且性能不斷得到強(qiáng)化。嵌入式產(chǎn)品在保證高性能要求的同時(shí)，低功耗/綠色化也是今后的發(fā)展方向。為了適合這些的需要，以下技術(shù)已經(jīng)在瑞薩電子的產(chǎn)品中所使用，并會(huì)在今后不斷發(fā)展優(yōu)化： a. 加強(qiáng)Multi-Power的設(shè)計(jì)技術(shù)，以及在工藝上優(yōu)化High-k Tr結(jié)構(gòu)，使得在有效降低產(chǎn)品動(dòng)態(tài)功耗的同時(shí)，能夠有效降低泄漏電流。這樣產(chǎn)品在待機(jī)狀態(tài)下可以具有更小的功耗。 b. 采用Multi-Processor的構(gòu)架技術(shù)應(yīng)對(duì)性能提升的要求挑戰(zhàn)。同時(shí)這種并行處理技術(shù)的采用，又可以降低系統(tǒng)的動(dòng)態(tài)功耗。為了滿足 Audio/Video的處理需要，(DSP+CPU)的Heterogeneous Multi-Core的結(jié)構(gòu)在現(xiàn)有產(chǎn)品中已被采用；為了滿足更高性能的要求，2個(gè)或4個(gè)及以上CPU的AMP/SMP Multi-Core結(jié)構(gòu)將被發(fā)展并使用。 c. 性能的提升及所處理數(shù)據(jù)量的增大，要求提高M(jìn)emory的R/W速度，同時(shí)增大Memory Size。瑞薩電子已經(jīng)開發(fā)了eDRAM技術(shù)，將會(huì)逐步加入嵌入式系統(tǒng)中。從而能夠增大Memory的集成度，提高M(jìn)emory訪問效率，減少芯片I/O 數(shù)量及噪聲，并可減少客戶PCB板上的DRAM器件數(shù)量。 目前，使用一個(gè)CPU進(jìn)行主要功能控制，使用另外一個(gè)DSP進(jìn)行多媒體數(shù)據(jù)處理的多核結(jié)構(gòu)(Heterogeneous Multi-Core結(jié)構(gòu))已經(jīng)在嵌入式系統(tǒng)中大量采用。將來支持更多CPU處理器的AMP結(jié)構(gòu)和SMP結(jié)構(gòu)會(huì)被采用，并且包含AMP/SMP結(jié)構(gòu)的 Heterogeneous構(gòu)造也將得以發(fā)展。在多核系統(tǒng)的開發(fā)中，瑞薩電子要努力解決以下挑戰(zhàn)：盡量使得多核系統(tǒng)具有更低的功耗，追求更高的 MIPS/W目標(biāo)；硬件設(shè)計(jì)時(shí)，系統(tǒng)有效地在多核之間進(jìn)行外圍資源及總線的分配及共享，并保證多核之間有效穩(wěn)定地交換數(shù)據(jù)；動(dòng)態(tài)平衡各個(gè)CPU Core的工作負(fù)擔(dān)，使得應(yīng)用軟件能夠充分利用多核系統(tǒng)所帶來的性能提升；保證相應(yīng)的實(shí)時(shí)性能(real-time performance for response)。 來源：電子工程專輯 |
