|
當前，越來越多的人開始認為：單內核處理器已經無法滿足下一代嵌入式設備的要求。多媒體處理、海量數據、網絡化功能，諸如此類的應用要求，也使得普通消費者對多內核產品充滿了期待。那么，多內核平臺是否真的已經成為嵌入式領域的主流？下一代的嵌入式平臺將具備哪些主要特點？業內嵌入式處理器的幾大主流供應商就這個問題發表了自己的看法。 ADI公司Processor-DSP亞洲業務區域經理陸磊 下一代嵌入式硬件結構將有以下幾種發展趨勢：(1)為處理器集成性能監測硬件模塊，以便能夠根據性能統計結果，實時監測高性能處理器的時機性能、高效優化系統軟硬件。 (2) 4／8／16位處理器向32位處理器進行過渡。市場對性能更高、功能更復雜產品的需求日益增長，而8位處理器的功能已經不能滿足要求，32位RISC微處理器不僅擁有更高的性能和更復雜的功能，其價格也越來越便宜。此外，下一代嵌入式系統還需要為8位處理器開發工程師提供界面與接口都很熟悉的32位處理器開發工具，幫助工程師順利過渡到32位處理器的開發中。 (3)更加強大的調試工具和手段。新系統開發過程中，需要IDE環境、編譯工具、軟硬件調試工具、操作系統等工具之間的無縫配合，以大大減少不必要的工作。由于嵌入式系統復雜性日益增加，很多嵌入式系統都開始使用各種操作系統和多核結構，但傳統JTAG調試方法能力有限，這就需要更加強大的調試工具和手段來為開發復雜的嵌入式應用提供支持。 (4) 高性能編譯系統以及圖形化開發等。多處理器系統已經成為必然趨勢，這種全新的硬件架構對編譯系統提出了極高的要求，不只是內核數量的簡單疊加，而是獲得更高性能和更廣泛的功能。圖形化開發技術則能夠大大減少開發的工作量和復雜程度。 從目前的發展來看，單處理器不能解決時鐘頻率的提高所帶來的高功耗、深亞微米半導體制造工藝漏電流產生的高功耗等設計問題。而多核處理器技術能夠通過增加內核數量，增大處理器每個時鐘周期內可執行的單元數，因此有效地提高了處理器性能。又由于嵌入式應用對處理器的有著低功耗、低成本的苛刻要求，為了滿足這些要求，高端嵌入式處理器領域明顯地從頻率越來越高向多內核架構轉變，對多內核處理器的需求在很多產品領域顯著增加。多內核架構在處理器性能、低功耗、縮小系統電路面積等方面都展現了無可比擬的優勢。 硬件平臺選型的過程中，不僅需要考慮到成本因素，還需要對諸如智能視頻監控這類復雜應用考慮不同的用戶可能會提出不同的新需求，因此平臺的可擴展性是一個重要問題。此外，還應該盡量在已有的資源上進行產品開發。ADI公司Blackfin系列高性能的ADSP BF561處理器，包括兩個獨立的ADI處理器核，在代碼上與有著廣泛應用的BF533處理器完全兼容，具有顯著的設計資源優勢。 愛特梅爾公司戰略營銷經理Pierre Roux 對于下一代嵌入式硬件平臺來說，雖然繼續提高計算性能十分重要，但我們認為這不應該以功耗作為代價。不斷提升MHz甚至向多核轉換是一條快捷方式，卻無可避免會增加功耗，而我們相信在CPU時間利用率優化方面仍然有大量潛力可挖。在嵌入式領域尤其如此，因為有大量MCU任務其實只是基本的實時數據移動、中斷服務和I/O輪詢。 這就是為什么愛特梅爾最新的MCU創新技術致力于通過使外設更加智能化和更加獨立，把CPU從那些基本任務中解脫出來，轉而投向更復雜計算的原因。這方面的最佳示例是我們的8位/32位AVR MCU中的外設事件控制器功能。 目前，盡管在某些高端嵌入式領域(如電信基礎設施)或便攜式設備(如智能手機和平板電腦)中，已經更多地開始使用多核處理器，但我們暫時并沒有看到我們的大多數客戶對多核平臺有強勁需求。當然，我們不會放棄高端多核產品的開發，但我們的中期重點是開發有助于優化CPU時間利用率的IP，這種技術能夠通過把 CPU從基本控制任務中解脫出來，以及通過增加DSP指令和浮點協處理器來達到提高性能的目的。事實上，在我們看來，多核平臺將會給開發人員帶來了眾多軟件生態系統挑戰。 根據我們對市場的觀察，我可以斷言多核系統即便會成為主流架構，也尚需5到10年時間。事實上，隨著物聯網的逐漸實現，對深度嵌入式低功耗器件的需求在不斷膨脹，這仍將是技術創新的極其重要的推動力。 實際上，現在還看不到多核平臺向深度嵌入式器件擴展的跡象。此外，從軟件生態系統的角度來看，除了高端操作系統之外，主流實時操作系統的多核支持很有限。同時，我們仍然有很大一部分客戶在其應用實現中采用獨立式的、基于中斷的C-Loop，以盡量減小應用的占位面積。 Cavium Networks 產品線經營主管Steve Klinger 我們相信，多內核系統已經成為嵌入式領域的主流硬件架構，甚至是以普通消費者為目標的很多電子設備，現在也開始使用2個或更多內核。 多內核設計的關鍵挑戰，在于開發架構和軟件，它們必須能夠隨著芯片上的內核數目進行輕松擴展。目前Cavium Networks的OCTEON系列多內核通用型CPU，已經解決了上述問題。Cavium公司的OCTEON II系列帶有32個64位內核(每個內核高達1.5GHz)，而市場上與之競爭的多內核架構，還只能擴展到8內核。我們提供的解決方案允許消費者寫入相同軟件，并在1個芯片上的1個或多達32個內核中運行，消費者可以從產品性能的線性擴展中獲益。 除了尺寸、重量和功耗這三大要素外，今天嵌入式產品設計還面臨功率/熱管理、存儲能力、I/O性能和傳輸、安全等其他新的技術問題。OCTEON多內核處理器能夠解決所有這些挑戰。例如，針對功率/熱管理，高效的MIPS內核不僅體積小，而且能夠提供單位瓦特下的更高性能。此外，該系列產品還可以在不影響應用性能的前提下動態限制處理器功耗；針對存儲能力，我們的產品提供64位內核以及多達4個DDR3控制器，并圍繞標準DIMM展開設計；針對I/O接口，我們提供行業標準的聯網和系統I/O，包括PCIe Gen2、XAUI/SGMII、SRIO和Interlaken，并提供高帶寬；針對安全性，我們將per-core安全HW引擎與最為完整的安全算法支持、最大可擴展性、最低安全處理延遲相結合。 網絡、安全、無線和存儲是我們的目標市場。目前，在上述這些市場中的所有領先 OEM制造商，都已經很大程度上接受了嵌入式多內核處理器以及集成的硬件加速處理單元。今后，Cavium還將繼續提供更多內核數目的器件，從而提供最佳的整體計算能力以及針對內容處理和其他功能的創新性硬件加速。 Freescale亞太區商務拓展資深經理常玉林 多核處理器在近年來獲得了廣泛關注—— 主要集中在PC和服務器等應用方面。但是，對于大多數嵌入式應用來說，以PC為中心的多核處理器功耗較大、價格過高、能效太低。 多核是一種極其復雜的技術，特別是，嵌入式行業對多核提出了嚴格的功率、成本和性能要求。飛思卡爾認識到，實現多核技術不僅僅是采用先進的硅片，它還要求從系統層面深入理解內核、操作系統和軟件之間如何協同工作。盡管飛思卡爾最新的QorIQ通信平臺架構可以擴展，支持32個以上的內核，但是飛思卡爾認為，集成更多內核并不一定能夠實現最大的效能。相反，飛思卡爾采用了最高頻率可達2GHZ以上的高性能內核，并在架構上進行創新，如為每個內核提供新穎的后端 L2緩存，以及靈活的應用加速IP塊。 與競爭對手的架構相比，使用飛思卡爾架構實現相同或更好的性能只需在芯片上集成更少的 Power Architecture內核。最終，更少的內核意味著可以簡化編程，并避免由大量內核彼此通信引起的低效率。此外，高度可擴展的CoreNet結構技術代表了在先前的多核產品的基礎上邁出了重大一步。這種結構在一個一致的片上網絡中最多可連接32個Power Architecture e500-mc處理器內核，同時避免了總線爭用問題，這個問題阻礙了前幾代多核處理器的采用。通過為每個內核提供后端緩存來減少內核外丟失數量，以及同時采用可擴展的高帶寬結構處理事務，這種做法顯著減少了內存延遲、“緩存崩潰”、帶寬不足和由于仲裁引起的延遲等問題。 我們相信，QorIQ平臺及其支持系統將釋放多核處理的真正潛力，并顯著地推動多核開發。 實際上，飛思卡爾的多核平臺標志著從以硬件/芯片為中心到以軟件/系統為中心的重大轉變。先進的模擬技術不僅提供多核平臺的功能模型，還提供了周期準確模型，借助這一技術，開發人員將能夠開始利用多核平臺并在出現可用硅片之前對系統進行編程。 Microchip公司高級單片機架構部產品營銷經理Jason Tollefson 嵌入式應用領域正朝著低功耗和無線通信方向邁進。新的架構將不得不向降低運行時及休眠時的功耗方向發展。當單片機(MCU)采用先進的工藝技術時，這一點非常重要。多功耗域將在這一趨勢中起著重大作用。對于無線通信，嵌入式架構將要能夠更加快速有效地處理數據。這需要將加密之類的任務由軟件棧實現轉為硬件實現，以及在數據處理中增加并行操作，以最小化功耗曲線。 一般而言，絕大多數的嵌入式應用不需要多核平臺。例如，一個8位單片機足以運行一個烤面包機、密匙卡、溫控器或血糖儀。因此Microchip并沒有在近期推出多核MCU的計劃。Microchip的單片機和數字信號控制器(DSC)可以輕松集成到使用多核中央處理器的系統中，因為它們往往會控制大規模嵌入式應用的外設功能。 相比其他架構，MCU和DSC的優勢與應用有關。Microchip提供嵌入式應用的解決方案，尤其針對工業、汽車、通信和消費電子市場領域的嵌入式應用。在這些市場中，CPU的成本和復雜性往往令人望而生畏。FPGA或是具有CPU內核的FPGA雖然可取，但是功耗成為這些市場的主要問題。最后，ASIC當然能滿足許多嵌入式應用對成本和功耗的要求，但其主要缺點是產品上市時間長。而且，對于ASIC而言，最后時刻的代碼更改也是致命的。而具有閃存的單片機，可在裝配過程結束甚至現場輕易重新編程。 對于廣大的工程師來說，選擇合適的處理平臺已經變得不那么重要。重要的是要確保所選擇的平臺提供了設計中所需要的解決方案，并提供技術援助，以協助實現方案。Microchip提供眾多PIC16到PIC32的MCU產品系列，及dsPIC 數字信號控制器。這些產品中的每個系列都有大量不同種類外設，如USB、LCD、先進模擬和以太網等等。此外，每個系列還提供應用發展需要的遷移路徑。具備能夠升級引腳數或存儲容量而不改變MCU系列的能力，是必不可少的。選擇合適的處理平臺，重要的是要確保您的供應商有滿足您需求的合適的解決方案和產品遷移。 瑞薩電子大中國區研發中心Soc研發部業務經理朱建剛 隨著手持類設備在多媒體處理功能要求及數據計算功能要求越來越強大，以及家用電器向網絡化方面的不斷發展，多媒體處理功能及網絡化功能正在加入到嵌入式平臺之中，并且性能不斷得到強化。嵌入式產品在保證高性能要求的同時，低功耗/綠色化也是今后的發展方向。為了適合這些的需要，以下技術已經在瑞薩電子的產品中所使用，并會在今后不斷發展優化： a. 加強Multi-Power的設計技術，以及在工藝上優化High-k Tr結構，使得在有效降低產品動態功耗的同時，能夠有效降低泄漏電流。這樣產品在待機狀態下可以具有更小的功耗。 b. 采用Multi-Processor的構架技術應對性能提升的要求挑戰。同時這種并行處理技術的采用，又可以降低系統的動態功耗。為了滿足 Audio/Video的處理需要，(DSP+CPU)的Heterogeneous Multi-Core的結構在現有產品中已被采用；為了滿足更高性能的要求，2個或4個及以上CPU的AMP/SMP Multi-Core結構將被發展并使用。 c. 性能的提升及所處理數據量的增大，要求提高Memory的R/W速度，同時增大Memory Size。瑞薩電子已經開發了eDRAM技術，將會逐步加入嵌入式系統中。從而能夠增大Memory的集成度，提高Memory訪問效率，減少芯片I/O 數量及噪聲，并可減少客戶PCB板上的DRAM器件數量。 目前，使用一個CPU進行主要功能控制，使用另外一個DSP進行多媒體數據處理的多核結構(Heterogeneous Multi-Core結構)已經在嵌入式系統中大量采用。將來支持更多CPU處理器的AMP結構和SMP結構會被采用，并且包含AMP/SMP結構的 Heterogeneous構造也將得以發展。在多核系統的開發中，瑞薩電子要努力解決以下挑戰：盡量使得多核系統具有更低的功耗，追求更高的 MIPS/W目標；硬件設計時，系統有效地在多核之間進行外圍資源及總線的分配及共享，并保證多核之間有效穩定地交換數據；動態平衡各個CPU Core的工作負擔，使得應用軟件能夠充分利用多核系統所帶來的性能提升；保證相應的實時性能(real-time performance for response)。 來源：電子工程專輯 |
