|
各種服務不斷匯整至IP網路環境，促使業者開發各種創新的Voice over IP (VoIP)終端產品，包括IP電話、商用與家用VoIP閘道器以及無線IP電話等。市場亦開始朝向將IP系統與語音功能整合的方向發展，例如：PDA等掌上型裝置、汽車、全球衛星定位系統以及其它裝置。雖然某些具備更高密度語音頻道的系統仍需搭配傳統的多重處理器與獨立的專屬RISC與DSP核心，但更多的設計方案在面臨成本、功耗及復雜度持續緊縮的限制下，採用單處理器架構更能達成最好的功效。此外，同業競爭壓力以及急迫的上市時程，更激發系統設計業者對完整單處理器VoIP平臺的迫切需要，協助業者克服不同處理器之間的整合挑戰。 單處理器VoIP設計方案能夠協助業者達到成本、功耗、效率及上市時程等整體目標。然而，使用單一元件取代獨立式DSP尚須克服各種效能上的問題，各種語音處理演算，例如：支援語音壓縮與解壓縮的各種ITU-T相容語音編/解碼器、Line Echo Cancellation、Voice Activity Detection (VAD)以及Comfort Noise Generation (CNG)，都可能衍生出可觀的訊號處理需求。此外，處理器核心亦須處理各種電信演算作業，例如：DTMF、撥號音產生、來電顯示功能、服務品質(QoS)、使用者介面功能(顯示、播號鍵、鈴聲等)以及連結外部應用系統的API介面。 由于即時效能的確切性對語音應用至關重要，故研發人員不能僅在標準型RISC核心上重新建置現有的DSP應用，就希望達到最佳的效能結果。一套成功的單核心VoIP系統須結合各種DSP導向的強化方案，作為RISC硬體的基礎，并開發各種軟體的創新化最佳方案，以充份發揮處理器功能。以下文章將探討HelloSoft 如何運用ARM9E(tm)系列處理器核心與各項DSP強化元件，達成上述的各項目標。 核心中的DSP強化技術 建立一套可行的單處理器VoIP平臺，首先必須選擇適合的RISC核心負責各種訊號處理功能。HelloSoft的參考設計方案中採用ARM926EJ-S(tm)，主要原因即為該處理器核心的DSP延伸元件直接嵌入RISC處理器的架構中，其內部的特殊改良設計包括單週期16x16 與32x16 Multiple Accumulate (MAC) 功能、飽和演算函式(例如：saturating add、saturating double add及saturating subtract等功能)以及Count Leading Zeros (CLZ) 指令。這些強化指令可用來迅速開發穩定的控制迴圈以及bit-exact的精準演算法，滿足各種先進訊號處理系統的需求，例如：語音編/解碼器、迴音消除等。CLZ功能針對固定小數點演算與除法運算進行改良(如圖1所示)。 圖1 DSP強化延伸技術避免大幅變更核心成熟的五階式管線以及Harvard記憶體架構，因此對硬體資源的沖擊能夠降至最低程度。此套技術并未增加暫存器或狀態，也為增加對暫存器的使用限制。ARM9E系列資料路徑僅增加少量的區塊，包括一套高速32x16 乘數器、CLZ區塊以及兩組飽和運算區塊。因此，ARM926EJ-S核心的運作狀況與其他ARM9核心的效能息息相關（ARM9核心採用0.13微米原生型制程，提供220MHz以上的時脈速度）。 ARM9E系列延伸元件亦與其它ARM系列核心中的DSP延伸元件相容，例如：ARM10E(tm)系列及ARM11(tm)系列。這種特性為研發業者提供一套穩固的基礎，協助他們建置高效能、低功耗、單處理器型的VoIP系統，并提供最佳化的研發彈性及新技術轉移升級的管道。 人工開發創造出的DSP軟體效率 開發高效率VoIP程式碼不僅只是將現有的DSP演算法重新建置在RISC核心。由于DSP功能原本就極為依賴處理器，并且須用組譯語言撰寫，才能充份發揮硬體功能。因此，除了採用ARM9E系列DSP延伸技術外，VoIP函式皆以人工撰寫，以徹底發揮底層ARM9E系列處理器的資源，打造出僅需17MHz的頻寬即可建置G.729AB codec的優異系統，同時，G.168/16ms線路迴音消除則僅需15MHz的頻寬。 目前在專屬的DSP處理器上建置語音處理演算法的技術已變得更為簡便，因為現今的DSP硬體通常擁有足夠的爆發管線處理功能，能夠克服一定程度的軟體低效率問題。由于DSP透過單一指令同步執行多組作業，因此軟體設計師在處理迴圈的序列及時序，或是考量載入資料數量上不需花費太多心思。相較之下，在DSP優化的RISC處理器上建置各種VoIP函式，必須徹底掌握關鍵的硬體相關議題，如：資料流、迴圈時序、跨迴圈排序以及資料載入的效率等。 ARM9E 系列較獨特的優點為其32x16 MAC能夠處理暫存器中的32位元資料以及兩組獨立的16位元運算元。除了為許多包含傳統16位元運算法的DSP函式運算提供相容的環境外，32x16 MAC架構亦提供最佳化的資料載入效率，能有效利用處理器的暫存器。相較于其它32位元的RISC架構，軟體能運用ARM9E系列元件中的32x16 MAC，協助整體資料載入效率提高4倍。 RISC建置方案中所需的程式記憶體數量雖然高于傳統的DSP，但是單處理器型的ARM9E系列元件所打造的VoIP設計方案卻不需要使用大量的晶片內部記憶體支援各項DSP功能。研發業者可運用低成本的記憶體資源，大幅降低單核心ARM926EJ-S處理器建置方案的整體記憶體與功率成本，這些資源包括晶片外部的SRAM搭配較小的晶片內部快取等。舉例而言，參考設計方案中的8K位元組指令與資料快取就能為兩組標準型VoIP通路提供充裕的處理頻寬。 HelloSoft的語音演算法在載入資料時能降低35%至40%的耗用資源，這是因為其智慧功能可自動中止與重新調整處理迴圈，提升可用性以及重復使用資料的可能性，同時也提高ARM9E系列16位元MAC處理資源的使用效率。此外，HelloSoft的語音演算法針對特定的運算作業使用預先儲存的數值與資料元素，以降低整體運算的負荷。 ARM9E架構的另一項優點為具有自動遞增功能的計數器(pointer)，運用該項功能能夠在每次資料載入運作時均省下兩個週期。該項功能對建置標準型VoIP函式相當重要，例如：在G.729AB語音編/解碼器中，演算的速度達每秒1千萬次MAC，此時若能使用自動遞增計數器，則代表著每秒能節省200萬個週期。 除了獨立的指令與資料快取外，ARM926EJ-S處理器核心亦建置Tightly Coupled Memories (TCM)記憶體。Hellosoft建置的DSP演算法大量運用這些TCM作為暫存RAM，能夠有效率地存取經常使用的資料區段，因此能排除關鍵密集運算迴圈中發生快取錯失的可能性。 系統層級的成本縮減以及設計效率 在ARM9E系列核心上的DSP子系統建置語音編/解碼器、迴音消除、VAD以及其它訊號處理功能，能夠協助HelloSoft參考解決方案將所有VoIP子系統結合成單一處理器架構(如圖2所示)。該架構的重要元件包括DSP子系統、服務品質(QoS)、撥號訊號與管理以及所有其它高階系統功能，例如：GUI圖形介面、平臺管理以及IP網路介面層。 由于不須使用獨立的DSP，單處理器VoIP電話建置技術至少能減少5至10美元的零組件成本。此外，在相同的處理器環境下開發DSP程式、訊號堆疊以及作業系統功能，更可造就出直接且強固的建置方案。 ARM926EJ-S 核心內建的記憶體管理單元(MMU)協助設計方案能夠搭配像Embedded Linux 與WinCE等作業系統。Hellosoft的設計使用SIP與RTP通訊協定堆疊搭配VoiceOS(tm)架構。在參考設計方案中，這些與作業系統獨立的通訊協定，運用開放原始碼的嵌入型Linux核心進行建置，因此更能有效運用硬體資源，且能調針對不同的作業系統/即時作業系統環境調整基礎架構，其中包括VxWorks與WinCE等作業系統。 Hellosoft的VoiceOS是一套系統層級的架構，提供精簡的抽象層，整合DSP子系統、通訊協定堆疊、媒體處理功能，并提供連結至OS與ARM9E系列處理器硬體平臺的介面，因此能簡化移至其它作業系統與ARM系列硬體平臺的工作。VoiceOS亦提供一套彈性的抽象層，經過擴充后可支援各種新功能與介面，并且在各種IP系統中建置"voice as a service"的語音功能。 圖2 能夠支援超低成本終端裝置，且能配合其它裝置匯整各種語音服務的高效率解決方案產品將會廣為VoIP市場採納接受。這些解決方案須依賴單核心VoIP處理平臺，協助系統設計師能因應緊縮的成本、功耗以及產品尺寸的限制，同時縮短產品研發週期以及產品上市時間。 |
