|
主辦單位：北京中鼎暢訊科技有限公司 舉辦時間：2017年3月24-25日（2天） 舉辦地點：北京 主講老師:于爭博士 著名實戰型信號完整性設計專家 課程簡介 信號完整性是內嵌于PCB設計中的一項必備內容，無論高速板還是低速板或多或少都會涉及信號完整性問題。仿真或者guideline的確可以解決部分問題，但無法覆蓋全部風險點，對高危風險點失去控制經常導致設計失敗，保證設計成功需要系統化的設計方法。許多工程師對信號完整性知識有所了解，但干活時卻無處著手。把信號完整性設計落到實處，也需要清晰的思路和一套可操作的方法。系統化設計方法是于爭博士多年工程設計中摸索總結出來的一套穩健高效的方法，讓設計有章可循，快速提升工程師的設計能力。 本課程詳細介紹了信號完整性（SI）和電源完整性（PI）知識體系中重要的知識點，以及經常導致設計失敗的隱藏的風險點。圍繞這些知識點，通過一個個案例逐步展開系統化設計方法的理念、思路和具體操作方法。最后通過一個完整的案例全面展示對整個單板進行系統化信號完整性設計的執行步驟和操作方法。 課程對象 從事硬件開發部門主管、硬件項目負責人、SI工程師、硬件開發工程師、PCB設計工程師、測試工程師、系統工程師、質量管理人員等。 課程收益 讓設計有章可循！學完本課程，能理清設計思路，掌握一套可操作的設計方法，以及必備的知識點，把信號完整性設計真正落到實處。 課程大綱和報名方式見附件
培訓課邀請函.pdf
(512.21 KB)
2017-2-27 10:52 上傳
點擊文件名下載附件
下載積分: 積分 -1
| 
發表于 2017-2-27 10:53:28
收藏
頂
踩
樓主