|
在通信、雷達等系統中，特別是在3G無線基站等系統中，隨著輸入語音 數字和分組數據量急劇增加，系統的處理能力也需要急劇增加，這需要一種功能強大的大型并行陣列信號處理系統。系統往往需要進行非常復雜的數據處理，雖然 DSP技術得到了飛速的發展，出現了高速DSP芯片，但是使用單個DSP芯片還是不能適用系統的需求，迫切需要把多個DSP組成互聯系統，以增強整體數據 處理能力。本文主要研究TI公司的TMS320C6x系列DSP的主機接口（HPI）、多通道緩沖串口（McBSP）以及AD公司的ADSP2106x系 列DSP的鏈路口（Link），介紹了利用其組成DSP并行系統時各種互連方法和優缺點。 1 TMS320C6x簡介 TMS320C6x內部主要包括1個中央處理器單元（CPU），1個程序內存和一個數據內存，DMA，1個外部存貯器接口（EMIF），1個主機接口 （HPI），2個多通道緩沖串口（McBSP），TMS320C6x的CPU 內部有8個處理單元，每個時鐘最多可處理8條指令。TMS320C6x的接口靈活，處理能力強，運算速率高，因此在民用和軍用領域都將有廣闊的應用前景， 在軍事通信、電子對抗、雷達系統、精確制導武器等需要高度智能化的應用領域，這種芯片的高速處理能力具有不可替代的優勢。 2 利用TMS320C6x的HPI組成多DSP互聯并行系統 主機口HPI是一個16／32 b寬度的對外接口，外部主機（也叫做上位機）掌管該接口的主控權，外部主機可通過HPI直接訪問DSP的存貯空間。另外，主機還可以直接訪問 TMS320C6x片內的存貯映射的外圍設備。復位時向DSP加載程序，對DSP進行控制。外部主機是HPI的主管方，DSP是HPI的從方。主機可以通 過HPI訪問DSP，但DSP不能通過HPI向外部進行訪問。在這類系統中，通常包括一個主處理器和很多從處理器，主處理器一般是通信控制器，例如 MPC8260，MC68360等，當然TMS320C6x也可以作為主處理器，用來進行對系統的輸入輸出數據及整個系統進行進行管理。從處理器一般是多 個DSP（如TMS320C6x），用來進行算法處理。主處理器通過HPI向DSP加載程序，對DSP進行控制，可以通過HPI向DSP寫入待處理的數據 或通過HPI讀取DSP處理完的數據，DSP之間的數據可以通過HPI由主處理器進行中轉。如圖1所示，主處理器可以直接連接多個邏輯。此方法結構簡單， 但主處理器負擔較重，和多個DSP通信效率較低，且主處理和DSP陣列需要在同一塊單板上。 另一種方法如圖2所示，主處理器PCI總線連接到PCI／HPI接口轉換控制芯片上，接口 轉換芯片控制多個DSP并完成主處理器和DSP之間、DSP相互之間的數據交換。此時主處理器和DSP陣列可以不在同一塊單板上。在該系統中（若主處理為 MPC8260，需增加8260到PCI總線的橋片），HPI／PCI接口轉換控制芯片是整個系統設計的關鍵，可選TI公司的PCI2040，PLX公司 的PCI9054，Tundra公司的Tsi920。 主處理器也可以通過TMS320C6x來充當，利用DSP的HPI接口組成一個多DSP互 連并行系統，一般是一個主處理器和一個從處理器，此種方法的一個應用實例是在雷達中的應用。滑窗算法是數字信號處理中一種常用的基本算法，但滑窗算法一般 是遍歷性的算法，其運算量大，在實時處理中受到限制。利用2片TI公司的高速DSP芯片TMS320C6201，應用其HPI接口并行實現多種滑窗算法， 滿足了某雷達系統解模糊的實時需要。系統由2片TMS320C6201完成所有的數字信號處理算法，主要是多重滑窗算法。根據實際系統的需要，將多重滑窗 算法處理分布在2片TMS320C6201上，利用其HPI接口完成多處理機之間的快速數據交換，構成多機并行處理系統，完成多重滑窗算法的多機并行處理。整個系統的基本框圖如圖3所示。 3 利用TMS320C6x的McBSP組成的多DSP并行互連系統 McBSP稱為多通道緩沖串口，他有一個發送端口和一個接收端口，多個DSP可以通過McBSP連接到一個串行時際交換芯片，采用時際交換的方式進行數 據交換。數據收發以幀為單位進行。每個發送幀分成n個發送時隙，不同的發送時隙對應不同的接收DSP，例如：DSP0的發送端口在時隙1給DSP1發送數 據，在時隙2給DSP2發送數據，在時隙n給DSPn發送數據；每個接收幀分成n個接收時隙，不同的接收時隙對應不同的發送DSP。例如：DSP1的接收端口在時隙0接收來自DSP0的數據，在時隙2接收來自DSP2的數據，在時隙n接收來自DSPn的數據。這種方法的優點是接口簡單，可以實現多個 DSP的全互連來進行并行處理。缺點是數據以串行方式傳輸，速率較低。 4 利用ADSP2106x的Link口組成多DSP互連并行系統 首先對ADSP2106x做一簡單介紹。ADSP2106x是一種高性能的32 b數字信號處理器，采用超級哈佛結構。內有3條片內總線，他們是PM總線（程序存貯器）、DM總線（數據存貯器）和I／O總線。PM總線既可用來訪問指令，也可以用來訪問數據。在一個單周期內，處理器可以訪問2個數據，一個通過DM總線，另一個通過PM總線，而指令要到指令緩沖中去取。他的外部口提供與 外部存貯器、存貯器映像I／O、主機處理器、多處理機系統中的其他ADSP2106x連接的接口。外部口完成內部和外部的總線仲裁，并且向共享的全局存貯 器和I／O設備提供控制信號。最顯著的特點是提供了6個鏈路口，為多DSP并行處理提供了很大的方便。 ADSP2106x提供了6個鏈路口， 每個鏈路口包括4位數據線、1個雙向時鐘信號、1個雙向確認信號、鏈路握手信號，每個鏈路口可以按2倍時鐘頻率的速率進行數據傳輸。可以獨立工作或同時工 作，鏈路數據可以打包成32 b或48 b數據，可以被處理器核訪問，可以與片內存貯器進行DMA傳送，外部主機可以直接訪問鏈路口。具有雙緩沖的發送和接收寄存器。可通過時鐘／確認信號在鏈路 口通信時握手，每個鏈路口均可收／發數據，并分別有一個DMA通道支持。由于有6個鏈路口，所以若數據總線采用緊耦合的方式，則一組多DSP最多可以有6 個DSP。 ADSP2106x的Link口的并行處理功能在實際中已得到廣泛的應用。在雷達、通信等中都有成功應用的實例，利用Link口為了完成大量的的復雜數據運算且實時性要求高的系統，方法如圖4所示。數據通過緩沖區送過來，然后在CPLD的控制下通過發送中斷選擇第幾個DSP芯片，按照CPLD的控制依次將數據通過主總線送給各個DSP進行FFT和恒虛警處理，然后由后端的DSP通過軟件控制從Link口依次將各個DSP處理的結果送 到后端的DSP進行處理，緩沖器通過數據總線將數據送給各個DSP，由于CPLD的控制，所以數據總線不會發生沖突。且緊耦合在一塊的各個51DSP通過 Link口互相傳送數據，各個DSP也通過Link口將處理結果送給后端DSP。這種方法在雷達中已得到成功的應用。當然ADSP2106x利用Link 口進行并行處理的方法在通信中也得到廣泛的應用，例如在擴頻通信中利用2片ADSP2106x也得到成功應用。利用Link口組成多DSP互連系統方法靈活，除上面所述外，還可根據實際情況進行處理。 5 結 語 不同的應用需要的處理能力不同，對各個DSP之間，DSP與主處理器之間的數據流量和時延要求也不同，故需要的DSP數目、互連方式也不同。利用 DSP不同接口的互連方式，HPI有利于外部主處理器對各個DSP進行控制，適合于主從處理器和多個DSP構成主從方式的互連系統。McBSP接口簡單， 適用于對傳輸速率要求不高的低速全互連并行系統。對于ADSP2106x，由于其Link口的特點，特別適合與構成多種不同的并行多處理系統，在高速實時 處理系統中得到了廣泛的應用。 前面介紹的各種DSP互連并行系統，各自有自己的優缺點，可以根據實際情況進行合理選擇。 |
