|
IEEE 1149.1標準規定的邊界掃描技術是針對復雜數字電路而制定的｡標準中的自治測試技術現已成為數字系統可測性設計的主流｡在利用邊界掃描技術對芯片印刷電路板進行測試時,單芯片與多芯片電路板雖有相同點,但也有不同點｡因為多芯片的電路板可以將幾個芯片分別作為測試向量進行發送和接收,而單芯片電路板則只需要一個集發送､接收于一體的芯片｡本文在以PC機作為邊界掃描測試向量生成和故障診斷的基礎上,對單芯片EPM9320LC84的印刷電路板故障診斷進行了討論｡ 1 EPM9320LC84的結構和性能 1.1 主要性能 EPM9320LC84是Altera公司生產的EPLD器件,它的主要性能如下: 內含JTAG邊界掃描測試電路｡ 在5V電源條件下,JTAG接口可編程｡ 所有的I/O均可在3.3V或5V電源下工作,并且在引腳處都有輸入/輸出寄存器｡ Altera MAX+PLUSⅡ 開發系統可提供軟件設計支持,該開發系統可工作在486PC機､奔騰PC機､Sun SPARC工作站､HP9000系列700工作站､IBM RISC系統/6000或DEC Alpha AXP工作站上｡ 利用EDIF､Verilog HDL､VHDL和其它軟件可通過CAE工具(如OrCAD)提供仿真支持｡ 1.2 管腳說明 圖1是EPM9320LC84的引腳圖,其功能如下: VCC､VPP:芯片電源端｡ GND:芯片地端｡ I/O:輸入/輸出引腳｡ IN1~IN4:專用輸入引腳｡ TCK,TMS:分別為時鐘測試和測試模式選擇端｡ :測試模式選擇端｡ TDI,TDO分別為測試數據輸入､輸出端｡ 其中,TCK､TMS､TDI､TDO為JTAG邊界掃描接口,它們和芯片內部的邊界掃描寄存器504個數據捕獲寄存器,168個數據更新寄存器,一個指令捕獲寄存器,一個指令更新寄存器 鏈形成的邊界掃描結構一起可用于芯片內部和外部測試｡ 2 測試系統配置 把ByteBlaster 下載電纜連到PC機的打印并口可實現PC機并口與JTAG接口的互連｡  C機可用軟件來控制邊界掃描接口以完成邊界掃描測試任務｡ 利用VC++語言可編寫MFC應用程序(內容主要包括:TAP控制類､測試向量生成､發送､采集類､故障診斷類等)?以達到人機交互､故障診斷､數據管理三個方面的要求｡ 3 數據發送與數據采集 3.1 數據發送 通過extest模式發送數據時｡可在移位階段將捕獲寄存器的數據移出,同時將測試圖形移入｡而在更新階段,測試圖形從捕獲寄存器傳送到更新寄存器,再由更新寄存器驅動測試信號并將其輸出至I/O引腳｡對于單芯片電路板來說,無論是輸入引腳,還是在引腳發送測試圖形時,其控制三態均應為輸出狀態,即令OEJ更新寄存器為1｡ 3.2 數據采集 數據采集的目的是得到引腳對測試圖形的響應｡如果引腳正確,輸出的測試圖形就等于采集到的測試圖形,如果引腳出現故障,兩者必有差異｡由于采集到的測試數據就是故障診斷的依據,所以能否正確､合理地采集到數據是數據采集的關鍵｡單芯片電路板不像多芯片那樣利用sample模式采集數據,而是仍舊利用extest模式來采集數據｡ 圖2是利用sample模式采集數據的原理圖｡在捕獲階段,由OEJ和OUTJ來控制三態門狀態,以使電路板上三態輸入引腳為高阻狀態,三態輸出引腳為輸出狀態｡由于采集的數據是引腳的實際狀態,而不是引腳對輸出測試圖形的響應,故用sample模式不能正確地采集測試圖形以用于故障診斷｡ 圖3是利用extest模式在捕獲階段進行數據采集的示意圖,圖中的三態門受OEJ､OUTJ更新寄存器控制,而這兩個寄存器的數值是發送測試圖形時的值,三態有效｡所以它所采集的數據即為引腳對測試圖形的響應,可以滿足采集要求｡ 4 測試算法 電路板常見故障模型有呆滯型故障､固定開路故障和短路故障｡為了消除誤判和混淆故障及提高診斷速度,可在算法上結合電路結構對自適應算法和CX-TB導通測試算法以及二進制計數測試序列進行改進,以對引腳全部的短路故障､呆滯故障進行完備診斷｡具體步驟如下: (1)引腳分類 電路圖中的引腳可分為輸入､輸出､輸入/輸出､空閑､專用輸入､地/電源､NC幾類｡由于專用輸入引腳邊界掃描結構沒有更新寄存器,所以測試圖形無法輸出到引腳因此不能用此方法測試｡而地/電源引腳､NC引腳不帶有邊界掃描結構所以也不能測試｡故此,真正能進行測試的引腳只有前四類｡可令n等于前四類引腳數目的總和｡ (2)生成測試向量 按照引腳號對前四類引腳進行從小到大排序,序號為:0到n-1,然后計算log2(n+2)的值,再根據有余進一的原則算出并行測試向量個數m｡為避免出現誤判,可從000……1開始進行二進制計數,以形成測試向量,其行數為n,列數為m｡ (3)發送測試向量 (4)采集測試結果 (5) 添加測試圖形 比較測試序列與采集到的結果,確定異常行(總數W)｡為避免混淆和誤判故障,可進一步添加C個為全0或全1碼的測試圖形｡ (6)故障診斷 該算法具有故障定位準確,測試周期短,測試效率高等特點｡ 5 故障診斷 由于EPM9320LC84芯片采用CMOS工藝制作,因此,它的引腳與地､電源短路分別歸為呆滯于0和呆滯于1;器件引腳懸空也歸為呆滯于0｡其引腳互連測試圖形是“與”邏輯｡ 具體診斷時,可比較輸出測試圖形與采集測試圖形的差異,相同即為正常行,不同則為異常行｡診斷過程如下: 若異常行和正常行的測試向量相同,則添加測試圖形令異常行并行測試向量為全0,其余行測試向量為全1,而對于發送､采集添加的測試向量,若正常行采集結果為全0,則正常行與異常行對應引腳互連｡否則必有其它腳與異常行對應腳互連｡ 如果異常行向量是全1,判斷異常行對應引腳呆滯于1｡ 如果異常行向量為全0,則可添加測試圖形令所有測試向量為全1,同時發送､采集添加的測試向量,此時若異常行測試結果為全0,則異常行對應引腳呆滯于0｡否則必有其它腳與該異常行對應引腳互連｡ 如果兩個異常行測試向量相同且為全0,則可添加測試圖形以令所有測試向量為全1,同時發送､采集添加的測試向量,如果異常行為全0,則異常行對應引腳呆滯于0;如果測試結果是兩行都為全1,則添加測試圖形令兩個異常行測試向量分別為全1和全0,其余向量為全1,再一次發送､采集添加的測試向量,如果采樣結果是兩個異常行為全0,則兩異常行對應引腳互連;否則兩異常行對應引腳無關,必有其它引腳與異常行對應引腳互連｡ 如果兩個異常行測試向量相同,且既非全0又非全1,則兩異常行對應引腳互連｡ 6 結束語 利用芯片邊界掃描結構,采用本文介紹的算法,不需要附加其它芯片,就能完成EPM9320LC84所有I/0引腳的印刷電路板故障診斷?它所覆蓋的故障包括引腳呆滯,引腳互連等｡而且這種算法對多引腳互連故障也能準確診斷｡其測試方法簡單易行,測試時間不超過1秒,而且診斷十分準確｡ |
