|
摘要 在C6000 DSP的開發(fā)過程中，優(yōu)化是必不可少的一個環(huán)節(jié)，根據(jù)對象不同可以分為系統(tǒng)，算法，代碼以及內存優(yōu)化。通常，開發(fā)者熟悉自己的代碼，會從前三個方面修改以獲得整體性能的提升，但是對于內存尤其是緩存(Cache)的優(yōu)化，因為其涉及到芯片本身的架構，Cache的維護由DSP自動完成，用戶通常不能干預，所以似乎無從著手;考慮到這些實際的問題，從TI的7.0系列編譯器開始支持使用緩存優(yōu)化工具(Cache Layout Tools)對C6000代碼進行優(yōu)化，通過這一系列的工具，可以很輕松的完成L1P Cache性能的提升，本文詳細介紹了該工具的使用方法。 1.引言 目前，使用TI DSP的用戶越來越多，在C6000系列DSP中，包含了C64x, C64x+, C66x等。在C6000 DSP的開發(fā)過程中，為了充分利用DSP的計算資源，需要對用戶程序進行優(yōu)化的工作，根據(jù)對象不同可以分為系統(tǒng)，算法，代碼以及內存優(yōu)化。通常，開發(fā)者熟悉自己的系統(tǒng)和代碼，可以比較方便的從前三個方面修改以獲得整體性能的提升，但是對于內存尤其是緩存(Cache)的優(yōu)化，因為其涉及到芯片本身的架構，Cache的維護由DSP自動完成，用戶通常不能干預，所以似乎無從著手;考慮到這些實際的問題，從TI 的7.0 系列編譯器開始支持使用緩存優(yōu)化工具(Cache Layout Tools)對C6000代碼進行優(yōu)化，通過這一系列的工具，可以很輕松的完成L1P Cache性能的提升，本文詳細介紹了該工具的使用方法。 2.C6000 DSP內核緩存機制 C6000系統(tǒng)的存儲器結構如下圖所示。 Figure 1.C6000存儲器結構 存儲器分成三級：第一級是L1，包括數(shù)據(jù)存儲器(L1D)和代碼存儲器(L1P);第二級是代碼和數(shù)據(jù)共用存儲器(L2以及MSMC SRAM);第三級是外部存儲器，主要是DDR存儲器。L1P、L1D和L2的Cache功能分別由相應的L1P 控制器、L1D控制器和L2控制器完成。 在C6000 DSP中通常我們會把L1P全部配置成Cache，當CPU發(fā)出取指命令，首先會從L1P里查找，如果L1P找不到，則到下一級Cache或者Memory里查找，當找到需要的地址，則將其讀入L1P里，CPU從中讀取執(zhí)行。 因為L1P Cache的大小是有限的(本文以32KB為例)，而用戶內存空間一般大于32KB，必須采取一種映射的方式使得所有地址都能被L1P緩存;在C6000 DSP中，L1P Cache使用地址直接映射，所有DSP 核可訪問的地址對L1P Cache大小(32K)取模就能得到該地址在L1P Cache的偏移值。 如果用戶代碼在內存排布不合理，可能會在L1P Cache中發(fā)生反復的內容替換，下圖中的例子是一個極端情況。 Figure 2. 函數(shù)的不正確排布 TOP函數(shù)中FOR循環(huán)反復調用A 函數(shù)，而A,B,C三個函數(shù)在內存地址的分布上，與32KB邊界的偏移地址是一樣的，因此，A,B,C將對應L1P里同一個CACHE位置;其運行流程如下 當執(zhí)行A時，CPU需要把A函數(shù)調入到Cache偏移值N的位置上; A調用B，此時調入B到Cache偏移值N 的位置上，覆蓋A的代碼; B調用C，此時調入C到Cache偏移值N 的位置上，覆蓋B的代碼; C返回，下一次循環(huán)調入A到Cache中覆蓋C的代碼。 DSP核對L1P，L2，DDR的訪問速度差異很大，對L1P的訪問通常在1 個時鐘周期內完成，而L2平均需要3-5個周期，DDR訪問需要的時間更多，因此我們應該盡量避免上述這種反復重寫Cache的情況，盡可能的減少函數(shù)在Cache中的置換。 如何解決該問題?最好的解決方法則是將A，B,C在內存中連續(xù)排放，這樣對Cache的操作次數(shù)將降到最低，能夠有效的提高執(zhí)行效率，如下圖所示，只要A，B，C總的大小不超過32KB，它們在Cache中的偏移值就是連續(xù)的，不會發(fā)生覆蓋的現(xiàn)象，即使其總和大于32KB，發(fā)生置換的也僅僅是超過32K的部分。 Figure 3. 函數(shù)的正確排布 3.內存優(yōu)化工具 通過上述機制可以看到，對于L1P Cache的優(yōu)化主要通過分析函數(shù)調用關系和其在內存的分布。由于用戶代碼日益復雜，人工分析代碼調用關系和地址排布需要花費大量的時間。因此，從7.0系列編譯工具開始，TI提供了一套內存優(yōu)化工具(Cache Layout Tools)來幫助用戶輕松快捷地解決該問題。 該工具的原理是在用戶進行程序編譯時打開生成分析信息選項，編譯器會自動加入分析記錄代碼到用戶程序里，之后用戶在TI DSP simulator或者DSP芯片上運行該可執(zhí)行文件，內置的分析代碼會自動記錄用戶的函數(shù)調用關系及調用次數(shù)。運行的案例越多，記錄的信息會更詳細，優(yōu)化的效果也就越好。 在得到函數(shù)運行時信息以后，就可以使用編譯器工具對其進行分析，生成函數(shù)排布的順序，最后將此排布順序輸入到編譯器里重新編譯原代碼，生成的可執(zhí)行文件就已經優(yōu)化過內存排布，具體的操作可以參照以下實例。 4.實例教程 該實例主要由三個C文件組成， 實例中使用DSP計數(shù)器TSCL來統(tǒng)計cycle數(shù)，子函數(shù)放在sub目錄下。 使用實例的步驟如下， 1.編譯代碼 使用TI編譯器對該實例進行編譯，為了產生用于profile的信息，需要在編譯時增加--gen_profile_info選項。如果使用命令還形式，命令行下運行Compile.bat文件，cl6x的具體參數(shù)可以參考spru186和spru187兩篇文檔，一般可以在編譯器的安裝目錄下找到他們，如C:\Program Files(x86)\Texas Instruments\C6000 Code Generation Tools 7.3.9\doc。 同時在目錄下生成OBJ和ASM文件，這個和我們的實驗關系不大，可以不用關注。out文件是一會需要下載到芯片里運行的可執(zhí)行文件，而map文件用于幫助我們定位profile信息存放的內存地址。 如果用戶使用CCS編譯工具，則需要在Build的屬性里指定Feedback選項，然后正常編譯即可生成攜帶分析代碼的可執(zhí)行文件。 Figure 4. CCS初編譯的選項 2.獲取分析信息 根據(jù)用戶獲取分析數(shù)據(jù)的不同，這里有兩種方法，第一種方法適用于持續(xù)運行的程序，比如在基于SYS/BIOS的程序里，有些任務是以循環(huán)的方式存在的，這時用戶需要自己從DSP內存里讀取分析數(shù)據(jù)。 首先打開map文件，可以找到.ppdata段的內存地址，這個地址就是profile信息存放處，在例子中 ppdata 0 0081fecc 00000034 UNINITIALIZED ppdata段位于0x0081fecc這個地址，長度是34個byte。 啟動CCS，連接EVM板，下載out文件到DSP上，在main函數(shù)末尾加上調試斷點，可以讓程序到這里暫停(實際上，在用戶代碼中，可以把斷點設置在需要的任何地方，profile的信息是實時更新的)。 運行該程序，到達斷點后，在View菜單里打開memory browser，將地址設定為0x0081fecc, 可以讀到.ppdata 的信息，參考以下步驟將其存到工程目錄下。 1)選取Save Memory 2)存放路徑 3)確定數(shù)據(jù)地址和長度，如下圖 4)修改dat文件 打開剛才存下的dat文件，注意到文件頭的數(shù)據(jù)長度是以32比特字為單位的，我們需要以8比特字節(jié)為單位，如 1651 9 81fecc 0 d 1 修改為 1651 9 81fecc 0 34 1 5)轉換文件格式 對剛才的運行profile信息進行分析，得到優(yōu)化后的cmd 內存排布文件，該文件內容如下，用戶可根據(jù)自己的程序進行修改 如果是大端，則將-le選項改為-be選項。 第二種方法，針對于只需運行一次流程的程序，CCS可以自動生成pdat文件，需要注意的是，生成pdat文件的分析代碼是在用戶程序結束也就是exit()程序執(zhí)行時進行，因此用戶要保證自己的程序能完整運行到主函數(shù)出口結束，否則無法生成pdat文件，需要用第一種方法來獲取數(shù)據(jù)。 3.重新編譯代碼 首先使用pdd6x從數(shù)據(jù)文件里提取prf文件作為重編譯的輸入文件 在命令行形式下，可以以以下形式調用輸入文件生成csv文件， 在CCS環(huán)境下，只需要在CCS里指定需要的數(shù)據(jù)文件后產生csv文件， Figure 5.CCS重編譯的選項 通過調用clt6x生成內存排布 將輸出的pfo.cmd加入到項目的cmd文件重新編譯輸出優(yōu)化后的out文件，cache優(yōu)化到此完成。對比優(yōu)化結果，對于TCP/IP的例子應用上，CLT帶來了接近20%的提升，對于視頻編碼等應用CLT也帶來了5%左右的提升。而且，用戶代碼量越大，則CLT可能帶來的提升越明顯。 4.結論 通過使用CLT工具，可以方便快捷的對用戶代碼的Cache 分配進行優(yōu)化，用戶不需要了解DSP Cache分配的詳細信息，只需要在Simulator或者硬件板卡上運行定制的代碼，就可以方便快捷地得到Cache的詳細信息，并自動根據(jù)這些信息對程序在內存的分布進行配置已達到提升性能的效果。 參考文獻 1.TMS320C66x DSP CorePac User Guide(SPRUGW0) 2.KeyStone Architecture Multicore Shared Memory Controller(MSMC)User Guide(SPRUGW7) 3.KeyStone Architecture DDR3 Memory Controller User Guide(SPRUGV8) 4.Cache Layout Tools Example |
|
輕松就業(yè)，高薪實習，讓眾多有志往單片機PLC、ARM/嵌入式系統(tǒng)、Linux、FPGA方向發(fā)展的朋友迅速提升職業(yè)技能， 經過系統(tǒng)提升后，保證就業(yè)5-10K.更多疑問咨詢深圳信盈達：Q483059208 13083712301袁老師！ |
