|
摘要：本文由鎖相環(huán)頻率合成器的基本工作原理入手，介紹基于鎖相環(huán)芯片ADF4106的工作特性，并結(jié)合環(huán)路濾波器、壓控振蕩器和射頻通路設(shè)計(jì)出一種輸出頻率為2GHz的頻率合成器，并經(jīng)過印制板加工及測(cè)試，驗(yàn)證實(shí)驗(yàn)結(jié)果滿足設(shè)計(jì)指標(biāo)。 引言 頻率合成器[1-2]的功能就是給收發(fā)機(jī)中的變頻電路提供頻率可編程的本地載波信號(hào)，是無線收發(fā)機(jī)的核心模塊之一，其性能對(duì)通信系統(tǒng)的通信質(zhì)量具有重大影響。目前頻率合成器主要有直接模擬頻率合成技術(shù)(DS)、鎖相環(huán)頻率合成技術(shù)(PLL)、直接數(shù)字頻率合成技術(shù)(DDS)、混合頻率合成技術(shù)四種實(shí)現(xiàn)方式，其中鎖相環(huán)頻率合成器是射頻電路中最常使用的一種結(jié)構(gòu)，相比于其他幾種結(jié)構(gòu)，PLL結(jié)構(gòu)能夠在有限的功耗限制下合成高性能的載波信號(hào)。本文基于鎖相環(huán)芯片ADF4106設(shè)計(jì)了一種數(shù)字鎖相環(huán)頻率合成器，具有超寬的帶寬、較好的噪聲特性、快速鎖定時(shí)間，以及功耗低和體積小等特點(diǎn)，從而被廣泛應(yīng)用于無線通信系統(tǒng)中。 1 鎖相環(huán)頻率合成器的基本工作原理 鎖相環(huán)(PLL)是一個(gè)相位誤差控制系統(tǒng)，通過將輸入信號(hào)與壓控振蕩器(VCO)輸出信號(hào)之間的相位進(jìn)行比較，產(chǎn)生相位誤差電壓經(jīng)處理后去調(diào)整壓控振蕩器的相位。當(dāng)環(huán)路鎖定時(shí)，輸入信號(hào)與壓控振蕩器輸出信號(hào)頻差為零，相位差不再隨時(shí)間變化，此時(shí)誤差控制電壓為一固定值，壓控振蕩器輸出頻率與輸入信號(hào)頻率相等，即fout=(N/R)*fin。鎖相環(huán)基本原理框圖如圖1所示。 鎖相環(huán)主要結(jié)構(gòu)由VCO、鑒相器(PFD)、分頻器和環(huán)路濾波器(LPF)組成。其中，PFD主要功能是進(jìn)行相位比較的，它把VCO輸出信號(hào)N分頻后與輸入頻率R分頻后進(jìn)行比較，產(chǎn)生誤差控制電壓。LPF的作用是濾除誤差電壓中的高頻成分和噪聲，以保證環(huán)路所要求的性能，提高系統(tǒng)的穩(wěn)定性。VCO受控制電壓的控制，使其輸出頻率向參考信號(hào)的頻率靠近，兩者頻率之差越來越小，直至消除頻差而相位同步實(shí)現(xiàn)鎖定。在實(shí)際設(shè)計(jì)中，可以通過程序改變分頻比R、N，從而獲得需要的穩(wěn)定輸出頻率。 2 方案設(shè)計(jì)與實(shí)現(xiàn) 2.1 鎖相環(huán)芯片ADF4106結(jié)構(gòu)功能介紹 ADF4106是ADI公司生產(chǎn)的集成鎖相環(huán)頻率合成器芯片，利用該芯片可以實(shí)現(xiàn)無線收發(fā)機(jī)上變頻和下變頻部分的本地振蕩。ADF4106由一個(gè)低噪聲數(shù)字PFD、一個(gè)精確的電荷泵、一個(gè)可編程基準(zhǔn)分頻器R(14位)、可編程A(6位)、B(13位)計(jì)數(shù)器和一個(gè)雙模前置分頻器P/P+1組成。A、B計(jì)數(shù)器和雙模前置分頻器相連接實(shí)現(xiàn)一個(gè)分頻器N，且N=PB+A。該芯片具有6GHz的頻率帶寬，2.7V~3.3V的供電電壓，獨(dú)立的電荷泵供電電壓，可編程的雙模前置分頻器P/P+1，其值可取8/9、16/17、32/33和64/65，同時(shí)還具有三線串行接口、模擬數(shù)字鎖定檢測(cè)、硬件軟件低功耗模式等特性。ADF4106同外部LPF和VCO可以組成一個(gè)完整的PLL電路。由于ADF4106的寬帶特性消除了許多高頻系統(tǒng)中倍頻器的使用，從而簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)和降低了成本。 在本文設(shè)計(jì)中，設(shè)計(jì)實(shí)現(xiàn)2GHz的頻率合成器，且要求2GHz頻率信號(hào)分兩路輸出，并保證其中一路輸出信號(hào)功率達(dá)到13dBm。該電路主要由ADF4106、LPF、VCO和射頻信號(hào)輸出部分組成。根據(jù)圖1，選取輸入信號(hào)頻率fin=10MHz，該信號(hào)在進(jìn)入ADF4106的Refin引腳前通過一個(gè)T型匹配網(wǎng)絡(luò)來實(shí)現(xiàn)阻抗匹配。為了保證PFD輸入信號(hào)頻率為1MHz，需要通過編程設(shè)定基準(zhǔn)分頻器R的值為10，分頻器N的值為2000。 ADF4106具有一個(gè)簡(jiǎn)單的SPI兼容串行接口向器件引腳CLK、DATA、LE寫數(shù)據(jù)，當(dāng)LE為上升沿時(shí)，將CLK每個(gè)時(shí)鐘上升沿存儲(chǔ)到寄存器中的24位數(shù)據(jù)送入合適的鎖存器中。串行輸入時(shí)序圖如圖2所示。 2.2 LPF設(shè)計(jì) LPF在頻率合成器設(shè)計(jì)過程中直接影響到頻率合成器的相位噪聲和轉(zhuǎn)換頻率，由于PFD的輸出不但包含直流控制信號(hào),還有一些高頻諧波成分, LPF通過對(duì)電阻電容進(jìn)行適當(dāng)?shù)膮?shù)設(shè)置,可以濾除高頻成分，避免這些諧波對(duì)下一級(jí)VCO電路產(chǎn)生影響。LPF可以分為有源濾波器和無源濾波器，本文設(shè)計(jì)的無源LPF將電荷泵輸出電流轉(zhuǎn)換成控制電壓，同時(shí)抑制鑒相頻率的輸出紋波。在電路設(shè)計(jì)過程中，由于二階LPF很難抑制環(huán)路帶寬頻率十倍以上的紋波，所以采用三階LPF[3]，提高對(duì)雜散頻率的抑制程度。三階LPF的電路圖如圖3所示，對(duì)于LPF中電容和電阻的數(shù)值，可以通過Analog器件公司(ADI)提供的LPF仿真軟件ADIsimPLL和安捷倫公司(注：現(xiàn)更名為是德科技公司)的ADS仿真軟件進(jìn)行仿真得到，通過設(shè)定相關(guān)參數(shù)，并經(jīng)過不斷的優(yōu)化和調(diào)試得出LPF各器件參數(shù)值為：C1=100pF，C2=1.5nF，C3=20pF，R1=4.3kΩ，R2=6.2kΩ。 2.3 VCO功能介紹 VCO作為一個(gè)電壓頻率轉(zhuǎn)換器，由于其能夠產(chǎn)生最終輸出信號(hào)頻率，所以在PLL中占有重要地位。VCO是一種具有線性控制特性的調(diào)頻振蕩器，其輸出頻率隨控制電壓的改變而改變，使輸出信號(hào)頻率向參考信號(hào)的頻率接近，直至消除頻差實(shí)現(xiàn)鎖定。 VCO [4]具有相位噪聲、頻率穩(wěn)定度、頻率范圍、諧波抑制等器件特性。本文從設(shè)計(jì)指標(biāo)要求考慮，選取Z-Communications公司的CRO2000作為壓控振蕩器，由于該器件具有較低的相位噪聲、很好的諧波抑制、較好的線性度以及容易焊接的器件封裝，故選取該器件作為PLL的VCO，并在實(shí)際應(yīng)用中取得良好的性能。 2.4 射頻通路設(shè)計(jì) 由于VCO輸出負(fù)載阻抗為50Ω，故要求2GHz輸出信號(hào)射頻走線阻抗[5]同樣為50Ω，本文印制板使用疊層的方式，其中第一層介質(zhì)材料為Rogers4350B，板厚為20mil，介電常數(shù)為3.48，通過仿真軟件Polar Si9000計(jì)算得到射頻走線寬度為40mil。射頻通路設(shè)計(jì)框圖如圖4所示。 本文要求2GHz頻率信號(hào)通過Y型電阻式功分器分兩路輸出，并保證其中一路輸出信號(hào)功率達(dá)到13dBm。由于VCO輸出信號(hào)功率較小，需要在通路中加入放大器ERA-5SM，保證輸出功率值，同時(shí)為了抑制2GHz信號(hào)之外的諧波和非諧波等干擾，需要在兩個(gè)通路輸出端加上低通濾波器LFCN-2000。2.5 鎖相環(huán)頻率器電路原理圖及測(cè)試結(jié)果 基于上述鎖相環(huán)頻率器各模塊的介紹和設(shè)計(jì)，最終電路設(shè)計(jì)如圖5所示。根據(jù)圖5所示原理圖，畫出相應(yīng)的PCB外協(xié)加工，將加工的印制板安裝到提前設(shè)計(jì)好的屏蔽盒中進(jìn)行測(cè)試，安捷倫N9020A測(cè)試結(jié)果如圖6、圖7所示。其中圖6為輸出信號(hào)功率測(cè)試結(jié)果，圖7為相位噪聲測(cè)試結(jié)果。 由圖6可知，在輸出信號(hào)2GHz處功率為14.22dBm，滿足信號(hào)功率達(dá)到13dBm的要求。同時(shí)由圖7可知，輸出信號(hào)單邊帶相噪為-103.136dBc/Hz@10kHz處，同樣滿足設(shè)計(jì)指標(biāo)。 3 總結(jié) 頻率合成器在現(xiàn)代通信系統(tǒng)中具有舉足輕重的地位，其性能的好壞決定了通信系統(tǒng)的性能指標(biāo)。本文基于鎖相環(huán)芯片ADF4106設(shè)計(jì)的頻率器具有低噪聲、低功耗、低成本及電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)，從而被廣泛應(yīng)用于無線通信系統(tǒng)領(lǐng)域。 參考文獻(xiàn)： [1]Roland E. Best.Phase-Locked Loops Design, Simulation, and Applications[M].The McGraw-Hill Companies,2003 [2]池保勇,余志平,石秉學(xué).CMOS射頻集成電路分析與設(shè)計(jì)[M].清華大學(xué)出版社,2006 [3]趙彥芬.頻率合成器環(huán)路濾波器的設(shè)計(jì)[J].無線電工程，2006,36(4):39-41 [4]沈軍,郭勇,李志鵬.基于FPGA的DPLL設(shè)計(jì)與仿真實(shí)現(xiàn)[J].微計(jì)算機(jī)信息,2007,24(5):201-203 [5]欒秀珍,房少軍,金紅,邰佑誠(chéng).微波技術(shù)[M].北京郵電大學(xué)出版社,2009 |
