基于ADIsimPLL 3．1的鎖相環環路濾波器設計

designapp

摘要：對鎖相環環路濾波器進行簡單分析，對ADIsimPLL 3．1模擬軟件的功能特點做了簡要介紹，并利用仿真軟件對一款頻率合成器的環路濾波器進行仿真設計，結果表明該軟件在設計應用中方便快捷，能夠幫助設計出滿足指標要求且性能穩定的環路濾波器。
關鍵詞：環路帶寬；PLL；環路濾波器；壓控靈敏度
0 引言
隨著通信技術在各個領域的高速發展，頻率合成器作為通信設備的重要組成部分，對其也提出了越來越高的設計要求，不但要能滿足寬的頻率范圍、高的頻率穩定度和準確度，而且要求其具有良好的雜散和相位噪聲、快速的頻率切換。
頻率合成技術是利用參考頻率源來產生具有一系列離散的、高準確度、高穩定度頻率信號的一項技術。鎖相式頻率合成器是利用鎖相環(PLL)將壓控振蕩器(VCO)的頻率鎖定在某一個頻率點上，由壓控振蕩器產生并輸出所需的頻率，這種方法輸出頻率穩定，雜散抑制好，輸出頻率范圍寬。隨著鎖相環電路集成化、數字化和小型化的不斷發展，已經出現了具有快鎖功能的鎖相環芯片，當前，鎖相式頻率合成技術得到了最為廣泛的應用。環路濾波器是鎖相環頻率合成器的關鍵部分，是頻率合成器設計中的一個最重要的環節，其參數的合理設計直接關系到頻率合成器輸出頻率信號的雜散、相位噪聲、穩定度及頻率轉換時間等多項指標，間接的影響通信系統的載波質量、接收性能、發射和接收信噪比、接收靈敏度及通信距離等。
1 環路濾波器參數分析
PLL頻率合成器的基本框圖如圖1所示。

環路濾波器是由電阻、電容或者還有放大器組成的線性電路，是一種低通濾波器。它的作用是濾除掉來自PLL電路中鑒相器輸出電壓Vd(t)中的高頻成分和噪聲分量，得到一個干凈的控制電壓Vc(t)去控制壓控振蕩器的頻率輸出。環路濾波器包括有源環路濾波器和無源環路濾波器，可根據所選用的鎖相環芯片和壓控振蕩器來確定環路濾波器的形式。
環路濾波器的主要指標包含：環路帶寬、鎖定時間、直流增益、高頻增益和阻尼系數等。其各項參數是根據環路中的VCO增益、電荷泵增益以及鑒相器的分頻比而設計的。
環路參數設計中最為重要的參數是環路帶寬，環路帶寬與參考頻率、PFD和環路LP相位噪聲成正比關系，它與VCO的相位噪聲、鎖定時間和分辨率成反比關系。設計中進行環路帶寬參數的合理選擇有利于VCO的相位噪聲、鎖定時間、系統分辨率等多項指標的兼顧。
環路濾波器設計中需滿足的參數指標高、受到的因素多，設計過程中計算公式復雜，難度較大。ADIsim PLL 3．1仿真軟件具有強大的模擬仿真功能，可利用其進行模擬仿真設計，快捷方便、準確合理的設計出穩定的環路濾波器，降低設計過程中的計算量，大大提高設計效率因而在鎖相環頻率合成技術中得到了廣泛的應用。
2 ADIsimPLL 3．1功能介紹
ADIsimPLL 3．1是一款全面的PLL頻率合成器設計和仿真工具，此軟件具有性能優良的模擬設計能力，其設計環境是基于ADI系列鎖相環芯片而設計的，因此，對ADI的鎖相環芯片而言，可以充分利用ADIsim PLL 3．1的強大功能，將環路濾波器設計得盡可能完美，而對具有相似功能的頻率合成器PLL芯片而言，可以對模擬仿真結果做一些必要的參數調整和修正，對環路濾波器的設計和性能提高也是很有幫助的。總之，ADIsimPLL 3．1設計仿真軟件的應用領域是十分廣泛的。
ADIsimPLL 3．1設計仿真軟件的主要特點有：適用頻率范圍可達6 GHz；具有整數分頻和小數分頻兩種分頻模式可供選擇；具有多種的環路濾波器電路形式可供選擇；參考頻率源可根據需求選擇應用；包含豐富的可供選擇的PLL芯片；可仿真頻率合成器輸出的相位噪聲及雜散指標結果；對頻率轉換時間可進行模擬輸出；按照仿真結果模擬分析出所需電路的相關元器件參數。
3 環路濾波器的設計應用
實際工作中擬設計一款頻率合成器，其相關技術指標要求包括：頻率范圍滿足600～658 MHz；頻率間隔為25 kHz；相位噪聲滿足-90dBc ／Hz@10 kHz和-135 dBc／Hz@1 MHz；頻率切換時間不大于2 ms。根據設計要求，參考頻率源定為10 MHz溫補振蕩器，其頻率穩定度可達6× 10-7，可滿足系統所要求的頻率穩定度，鎖相環芯片選擇ADI公司的ADF4156，該芯片具有高達6 GHz的RF輸入頻率，可滿足輸出頻率范圍要求，另外此芯片具有小數分頻功能，可實現25 kHz的頻率間隔，由于ADF4156芯片的Vp最大值為5．5 V，壓控振蕩器的壓控靈敏度為15MHz／ V，盡可能低的壓控靈敏度有利于輸出相位噪聲指標的提高。
對鎖相環電路及壓控振蕩器選定后，下面進入工作重點，即環路濾波器的設計，設計中根據選擇的鎖相環ADF4156，環路濾波器選三階的無源濾波器，電路形式如圖2所示。

圖2中電容器C1將來自電荷泵(ADF4156的CP腳)的脈沖轉化為直流電壓，但是根據對開環傳遞函數分析，它會引起環路的不穩定性，引入了電阻器R1和電容器C2是為了穩定環路，但同時又帶來的相應的紋波干擾，電阻器R2和電容器C3能夠濾除紋波干擾，同時可以濾除由鑒相頻率帶來的雜散分量。
設計中環路帶寬的參數確定是非常重要的，從環路噪聲帶寬來看，BL應該選擇最小值，從環路穩定性來看，ξ(阻尼系數)越大環路越穩定。由于設計要求中對頻率切換時間的要求為不小于2 ms，在環路帶寬的選擇上可以進行折衷，從而兼顧噪聲抑制、頻率切換時間和環路的穩定性。
根據設計要求在ADIsimPLL 3．1的設計界面中需要進行各項參數的設置，首先選擇PLL芯片ADF4156，進行一系列的參數配置：工作頻率范圍fmin=600 MHz，fmax=658 MHz；鑒相頻率選擇fPFD=1 MHz；設置MOD值為8，即可實現的頻率間隔；設置VP=5．2 V，最高可設置5．5 V；環路濾波器電路格式選擇CPP_3C；壓控靈敏度KV=15 MHz／V；參考頻率的輸入為10 MHz(溫補晶體振蕩器輸入)；環路帶寬BL設置為5 kHz。
各項參數設置完成后選擇“完成”，進行模擬仿真計算，環路濾波器的仿真結果可以清楚地顯示出相位噪聲曲線、頻率切換時間、雜散分布以及環路增益等多項仿真結果，并生成環路濾波器各電阻器和電容器的參數值。最后，可根據工程設計的要求，對相應器件的參數值進行調整，以滿足實際應用中工程設計的要求，參數調整過程中，所有仿真結果是可以實時更新的，這樣有利于調整過程中對仿真結果的掌握。
基于以上仿真參數的設置，模擬仿真出的電路原理圖如圖3所示。

頻率切換時間的仿真結果如圖4所示。
仿真結果顯示，頻率轉換過程中達到下一頻點穩定狀態的切換時間為1．26 ms，可滿足設計要求中頻率切換時間不大于2 ms的要求。
相位噪聲的仿真結果如圖5所示。
模擬輸出的PLL相位噪聲為輸出頻率在628 MHz(中間頻率)頻率點上的相位噪聲曲線，從圖中可看到相位噪聲分布：-105 dBc／Hz@10 kHz；1 MHz處可優于-160 dBc／Hz，能滿足設計要求。
根據仿真結果對PCB(印制電路板)中的環路濾波器進行參數配置，經過裝配調試，并與控制電路進行聯試及指標測試，電路正常工作，達到了設計預期目標，測試結果與仿真結果基本達到一致，滿足頻率輸出范圍600～658 MHz，最大頻率切換時間可達到1．45 ms(使用儀器為安捷倫公司的信號綜合測試儀E5052B)，相位噪聲測試結果為-103 dBc／Hz@10 kHz，-155 dBc／Hz@1 MHz(使用儀器為PN9000)，雜散指標在全頻段范圍內可達到-75 dBc，頻率穩定度可滿足要求(溫補晶體振蕩器指標保證)，頻率合成器在要求的溫度范圍(-40～60℃)各項工作性能穩定。
4 結語
通過利用ADIsimPLL 3．1模擬仿真軟件，進行基于ADF4156頻率合成器芯片的環路濾波器的成功設計，由理論設計指導工程實際，提高了工作效率，減輕了設計過程中繁重的計算量，始終能夠將設計目的和設計過程有效地結合在一起，有助于簡捷快速的設計出符合要求的頻率合成器的環路濾波器。舉一反三，在設計過程中可廣泛的應用模擬仿真軟件，進行前期的理論分析指導，對實際的設計工作將有很大的幫助。