Cadence一致探索并研發(fā) EDA新技術(shù)，以加速設(shè)計(jì)并提高我們設(shè)計(jì)品質(zhì)！2015 Cadence 新產(chǎn)品成員（OLB，OPE，EDM）如何助推我們的設(shè)計(jì)效率、全新 Allegro PCB系統(tǒng)如何讓復(fù)雜設(shè)計(jì)變得更簡潔明確、領(lǐng)先的Sigrity 2015在SI/PI又有著怎樣的提升？我們誠邀您參加”2015 Cadence OrCAD, Allegro 以及Sigrity 新技術(shù)研討會(huì)”,一起分享最新的Cadence PCB設(shè)計(jì)技術(shù)。詳情請參考會(huì)議日程和相關(guān)主題演講介紹。
會(huì)議日程
| Time | Agenda | | 8:30 - 9:20 | Check in | | 9:20 - 9:40 | Welcome Keynote | | 9:40 - 10:10 | OPE (OrCAD Panel Edtior) | | 10:10 - 10:30 | 休息 | | 10:30 - 11:00 | OLB (OrCAD Library Builder) | | 11:00 - 12:00 | What's new in Allegro PCB 2015 | | 12:00 - 13:30 | 午餐（免費(fèi)提供） | | 13:30 - 14:00 | OrCAD EDM (Engineering Data Management） | | 14:00 - 15:00 | What's new for Sigrity 2015 | | 15:00 - 15:20 | 休息 | | 15:20 - 16:20 | 2015 PSpice新技術(shù) | | 16:20 - 16:40 | 抽獎(jiǎng)環(huán)節(jié)（獎(jiǎng)品豐厚） |
誰應(yīng)該參加
- Cadence OrCAD, Allegro以及Sigirty產(chǎn)品用戶
- PCB設(shè)計(jì)工程師和管理者
- 信號和電源完整性分析工程師
- CAD工程師和經(jīng)理
- 希望在PCB設(shè)計(jì)環(huán)境中提高設(shè)計(jì)效率和可預(yù)測性的團(tuán)隊(duì)
參會(huì)費(fèi)用及報(bào)名
會(huì)議免費(fèi)， 并有免費(fèi)午餐供應(yīng)。 由于本活動(dòng)席位有限，請盡快點(diǎn)擊以下鏈接在線報(bào)名，您的席位將以最終確認(rèn)函為準(zhǔn)。
活動(dòng)地址：http://www.orcad.com/cn/about/news/2015-cadence-orcad-allegro-sigrity-seminar | 
發(fā)表于 2015-5-19 17:23:08
收藏
頂
踩