|
ARM®今日宣布推出CoreLink™ CCN-504高速緩存一致性互連網絡（cache coherent network），以響應在未來10到15年劇增的數據量及市場對節能網絡基礎設施與服務器的需求。這項先進的系統IP每秒可傳輸高達1兆兆比特（terabit）的可用系統帶寬，幫助系統級芯片（SoC）設計廠商針對采用ARM Cortex™-A15 MPCore™處理器及下一代64位處理器的“多核”企業解決方案提供高性能的高速緩存一致性互連。 CoreLink™ CCN-504目前已由儲存、移動網絡與客戶端計算的智能半導體領先設計商LSI、以及服務器的顛覆性SoC技術創新提供商Calxeda率先取得授權。 ARM同時也宣布推出CoreLink DMC-520動態內存控制器，專為與CoreLin CCN-504協作進行了設計和優化。這款新的動態內存控制器能為DDR3、DDR3L 及DDR4 DRAM等共享片外內存（shared off-chip memory）提供高帶寬接口，同時也是計劃2013年上市的整合了ARM Artisan® DDR4/3 PHY IP的ARM DDR4接口解決方案的一部分。 Calxeda共同創辦人暨首席執行官Barry Evans表示：“自2008年ARM開始投資Calxeda后，我們雙方便在滿足市場對數據中心的需求方面展開了密切合作，而且合作已初見成效。我們已經開始著手開發采用ARM最新的CoreLink技術的下一代數據中心級的解決方案，并相信該產品的發布將為業界帶來一波新的沖擊。” LSI工程部門副總裁Gene Scuteri指出：“為滿足移動網絡流量快速增長的需求，LSI與ARM已開始密切合作研發功能豐富的片內互連（on-chip interconnect）技術，為產業領先的多核SoC設備奠定基礎。結合LSI在網絡及運算數據量的深入了解，ARM處理器與互連技術的專業優勢已經發展出一套可靠的電信級互連架構，能為現今最先進的網絡提供可拓展的關鍵性能與服務質量。” CoreLink CCN-504是系列產品中的第一款，提供完全一致的高性能多核解決方案，最高可在同一塊硅片上支持16個核。通過讓系統中每一個處理器都能存取其它處理器的高速緩存，CoreLink CCN-504可強化異質多核與多群集CPU/GPU的系統一致性，進而減少片外內存的存取需求以節省時間和降低功耗，這是采用ARM big.LITTLE™處理器系統的關鍵促成要素。ARM big.LITTLE是一種新的技術典范，不僅可提供創作與運算內容所需的高性能，同時也能提高功耗效率并延長電池壽命。 ARM處理器部門副總經理Tom Cronk指出：“隨著未來10到15年數據使用量的快速增長，CoreLink CCN-504與DMC-520將在為多核應用提供高性能的系統IP解決方案扮演重要角色。同時也將確保服務質量與系統間的運行一致性，讓SoC設計廠商能用最佳系統延遲有效地處理大量的數據流。” CoreLink CCN-504同時支持ARM目前的高端處理器Cortex-A15及未來ARMv8架構的處理器，也是第一款ARM計劃推出的網絡互連系列產品。以成功的AMBA® 4 ACE™規格成為基礎，CoreLink CCN-504的研發也獲益于ARM在硬件一致性方面的豐富經驗，它能提升功耗效率、并讓系統延遲低于軟件一致性的系統延遲。截止目前，AMBA 4 ACE規格下載已逾8千次。 CoreLink CCN-504高速緩存一致性網絡包括集成L3高速緩存及偵聽過濾（snoop filter）功能。配置最高可達16MB的L3高速緩存，可針對需求較大的數據量增加片上高速緩存，并為處理器、高速IO接口與加速器之間進行數據的配置與分享提供低延遲的片上內存。探聽過濾器則消除了廣播一致性信息（broadcast coherency messaging）的需要，進一步減少了延遲與功耗。 ARM CoreLink CCN-504高速緩存一致性網絡現已開放技術授權，合作伙伴則將于2013年推出樣品。 |
