|
當今的系統設計人員受益于芯片系統(SoC)設計人員在芯片級功耗管理上的巨大投入。但是對于實際能耗非常小的系統，系統設計團隊必須要知道，實際是怎樣進行SoC功耗管理的。他們必須對整個系統進行功耗規劃。他們必須針對最終用戶體驗到的系統使用模式建立精確的模型。這些都不是簡單的任務，把所有這些方法合在一起也還不夠。系統設計人員必須要理解片內功耗管理過程以及系統其它部分之間的相互作用，或者，他們會發現，盡可能降低功耗會導致效率降低，甚至是嚴重的故障。 這些難題并不會隨時間變化而逐漸變得簡單。芯片設計人員在提高能效方面嘗試了很多方法，提出了聽起來非常激進的想法。在今年的設計自動化大會的一次小組討論中，TI專家Clive Bittlestone說：“有很多種方法，我們正在嘗試全部使用它們。芯片設計人員要盡可能降低功耗而忽略了回報，可能導致加重系統設計人員的工作。而對于節能，系統設計是一個新的前沿領域。Bittlestone承認：“在晶體管級，我們已經達到了飽和。下一最關鍵的問題是在系統級。” SoC設計人員所做的工作 正如Bittlestone所建議的，SoC功耗管理技術所采用的方法一直在不斷增加。這包括一些很普通的方法，對管芯之外的任何東西都是透明的。但是，也有需要系統其它部分主動參與的方法，有些對外部電路還會產生重要影響。 有幾種門級功耗管理方法，應用在IC設計流程中，對于系統設計人員而言是透明的。例如，對于基于單元設計的設計工具——至少一個FPGA品牌，可以在具有較大泄漏的高速單元和低泄漏電流慢速單元之間自動進行選擇。綜合工具可以分析邏輯，插入時鐘邏輯門，關斷任何寄存器的時鐘，使得在其工作周期中看不到明顯的數據變化。這類方法能夠顯著降低功耗，不需要來自系統其它部分的任何輸入，對性能也不會有任何影響。 其它方法則需要來自系統管理硬件或者軟件的大量幫助。一個例子是動態電壓頻率調整(DVFS)。在DVFS中，軟件估算系統在某一模式下，模塊所需要的最佳性能。然后，軟件指導模塊——通常是CPU或者加速器，以足夠的時鐘頻率運行，滿足系統要求，而電壓則剛好滿足該頻率要求。同一原理更嚴格的方法是模塊級電源選通。在這個例子中，軟件確定目前還不需要模塊，切斷模塊的電源。 很顯然，這些方法需要系統軟件知道某一模式下系統的資源需求，例如 圖1所示。這些知識要求兩類很難獲得的信息：實際最終用戶將在系統中采用的使用模式，每一模式中的系統資源和性能要求。例如，用戶的智能電話要求蜂窩射頻和GPS接收器同時工作嗎?如果是，那么，GPS能夠進入低功耗近似跟蹤模式，或者，它需要進行恰當的實時糾正嗎?確定模塊在一定時間內需要以多快的速度運行——即使它可能會被關斷，這并不是一個簡單的任務。 
圖1.視頻/播放/錄像模式(頂部)、DVR回放模式(中間)，以及空閑模式(底部)所需要的系統資源。 除了上面的信息，系統設計人員必須理解SoC各種功耗模式的延時和開銷成本。相對而言，這可能需要很長的時間來改變CPU的時鐘頻率，使其能夠保持狀態，關斷，然后重新恢復。系統中的其他器件能夠承受這些延時嗎?當系統空閑時，CPU內核能夠關斷嗎，或者需要電源失效以及喚醒等監控功能嗎? 對于專用標準產品和微控制器，一般在數據表中很好的記錄了序列和延時信息。不一定記錄狀態改變時的能耗成本。即使有記錄，并不是一直能夠掌握SoC中的哪些模塊在一定時間內工作在哪一級。 SoC規劃人員提醒說：“這些芯片非常復雜。會有很多不同的功耗管理方法同時在工作。坦白的說，對于芯片而言最重要的方法是保密的——我們并沒有記錄它們。” 只要您使用供應商的參考設計，按照其設計人員提供的方法進行工作，那么，朋友之間最好保持一些秘密。但是，如果您從基本芯片開始設計，以創新的方式來使用芯片，那么，您可能會有些新發現。這些發現不一定是正面的。 要知道SoC哪一部分在工作，延時會變化多少，以及這對于系統行為意味著什么等等，都是問題。但是還有更棘手的問題——片內功耗管理方法會通過電源線影響系統的其他部分。 電源線上的問題 至少有三種方法，其復雜的功耗管理技術使得系統電源設計人員的工作日益復雜——排序問題、大負載性能以及瞬變響應等。穩壓器等功率IC供應商采取了很多措施來處理所有這些問題。但是，缺少參考設計時，系統設計團隊不得不既進行探測又進行設計。 讓我們首先看一下排序問題。幾乎每一種較好的功耗管理技術都要求SoC有大量的獨立電壓域。任何具有多個電壓域的IC都要求電源線按照一定的順序冷啟動，每次一個，或者互相跟蹤。實際上，某些器件即使是突然斷電時，也要求電源按照一定的順序進行關斷。如果某些電壓域能夠工作在幾種不同的電壓下——正如DVFS或者其他電壓可調方案，排序可能與不同域之間內部電平移位器的狀態有關。一般而言，SoC設計人員采用了內部排序電路不讓系統設計人員了解復雜程度，但并不總是這樣。 原理上，滿足排序要求并沒有難度。Afshin Odabaee是Linear Technology公司μModule電源產品的產品市場經理，他指出，SoC多年以來一直要求進行電源排序，大部分現代電壓穩壓器都有支持排序和跟蹤的引腳。市場上還有系統控制器產品，專門用于管理過程。 即使如此，完全滿足復雜的電源管理SoC的需求，就要求SoC供應商和電源組件供應商進行密切的合作。但，還是會出現錯誤。在某些情況下，重要的SoC約束并沒有將其放到最終記錄中。對于系統中有多個SoC類芯片的情況，還是需要系統設計人員為不同芯片集成電源參考設計，確定一個器件不會違反其他器件的排序要求。 第二個問題與現代SoC功耗管理技術更直接相關一些，即，負載范圍。問題是，需要大量的功耗管理工作，而且要工作的很好。低電壓軌的電流需求——例如，內核邏輯供電等，會變化很大，從休眠模式的幾百毫安到全功率模式時內部電路處理時鐘邏輯門和電源邏輯門的幾十安培。電壓穩壓器需要在整個范圍內提供足夠的穩壓和波紋。特別是電流需求非常低時，穩壓器必須非常高效，否則，將抵消SoC所規劃的低功耗。 Odabaee建議說：“您必須定義大負載工作時的穩壓器。”他提醒說，待機和全速電流輸出使得穩壓器判決非常復雜。傳統上，設計人員會選擇開關穩壓器來高效滿足大電流負載，但是，會為低電流模式選擇線性穩壓器。Odabaee說，作為更可行的解決方案，業界選擇了能夠跨過多個域的方法。在某些Linear Technology開關穩壓器μModule器件中使用的一種方法是Burst Mode工作。穩壓器在大電流輸出時正常工作，低負載時則切換到突發模式，控制器僅在偶然突發時工作。這樣，它提供了足夠的穩壓功能，同時有效的降低了自己的能耗，而且不需要復雜的多個開關頻率。 轉換中的問題 從相同的穩壓器為每一不同的負載提供電流有很大的難度，而處理負載突然變化導致的瞬變會更加困難。快速滿足新電流需求會導致增加新組件。Odabaee說：“在大功率系統中，您在穩壓器上可能需要幾種輸出電容。穩壓器自己的響應一般不足以滿足高速負載瞬變。” 即使是在低功耗移動系統中，瞬變響應問題也會以奇怪的方式出現。Power Integrations公司的市場副總裁Doug Bailey從系統AC/DC轉換器的角度看到了問題，不是在全功率工作時，而是在休眠時出現了問題。 Bailey說：“AC/DC轉換器很難處理快速瞬變問題。主機側控制器只檢測到控制器發送脈沖時的負載，當負載較小時，這并不常出現。因此，如果負載迅速增大，那么，控制器無法跟上去。”Bailey補充說，設計人員可以通過增加真正的大電容來暫時掩蓋這一問題。但是，大電解電容占的空間大，導致成本增加，帶來可靠性問題，這些都不利于移動設備。 Bailey說：“更好的解決方案是慢慢增加負載。而目前的實際情況是，設計SoC的人員占主導地位，而設計電源的人員說了不算。” 這種分工并不總是能夠很好的工作。Bailey引用了兩個例子——這些都不僅涉及到大突發工作電流，而且，器件也會進入電池充電模式。在iPhone中，正如很多移動設備一樣，系統SoC要處理大量的電池管理工作。當SoC確定需要對電池充電時，它將AC適配器的電流輸出至電池倉。突然的瞬變會導致低成本適配器讓電壓暫時下降，使得SoC理解為電源失效，發出報警聲。發出報警聲后，用戶會拿起他的iPhone，看到什么事情也沒有發生，又想回去睡覺，只是有可能會做惡夢，關于蘋果的惡夢。實際上，正是出于這一原因，蘋果公司在AC適配器上有嚴格的電壓穩壓規范，但是，由于在SoC設計上要進行一些瑣碎的決定，因此，公司沒有在適配器上進行大量的投入。 三星Galaxy III智能電話也遇到了非常相似的情況，而且結果可能更令人煩惱。當用戶插上電話后，系統SoC開始充電，一般會出現不受控的浪涌。這種瞬變導致SoC檢測到充電失敗，關斷充電電路，而且不會通知用戶。因此，用戶進入甜美的夢鄉，直到第二天早晨，被窗外的鳥兒吵醒，卻發現放在床頭柜上的電話根本就沒有充電。 這些問題不僅僅出現在智能電話上。Bailey說：“最終，SoC產生的瞬變導致重新進行電源設計。” 即使電源管理電路中的穩壓器能夠保持出現的瞬變，系統設計人員還是沒有完全解決這些問題。瞬變的幅度和速度會使得設計人員對電源進行全面的AC電路分析，包括，布板的雜散電容。這一般是SPICE的工作，電源設計人員通常轉向采用Linear Technology公司的LTspice軟件，因為該公司提供穩壓器器件模型庫，以及電源設計人員友好的用戶界面。 穩壓器和SoC之間的走線阻抗等問題有可能成為很難解決的問題。如果SoC的電源管理設計產生較大的負載瞬變，可能會導致非常復雜的布板，或者昂貴的其他電路板層，如圖2所示，對于電源系統設計人員，穩壓器會處理瞬變。 除了穩壓，還有信號完整性問題。供電電源線出現快速大電流瞬變，可能會成為耦合噪聲的主要來源，這些噪聲會影響電路板上的其他電源線，以及信號線。IC物理設計人員比較熟悉這類信號完整性分析，但是，對于大部分電路板設計人員而言，設計起來會有一定的難度。
圖2.Stratix V開發板的第13層，顯示了設計人員選擇分配整個板層，將穩壓器(右下側)連接至VCC。很難有更好的解決方案來處理大電流瞬變。 Odabaee強調說：“參考設計非常重要。我們這樣的供應商通過查看設計來提供幫助。但是，設計一個50-Amp、0.9-V系統仍然需要很高的技巧。”Linear Technology公司合作伙伴解決方案經理Gerard Velcelean也同意這一觀點：“老板讓內部員工來處理這些問題。而小組人員如果不借助參考設計，很有可能會遇到問題。” 結論 現代SoC——無論是ASIC、ASSP還是FPGA，其隱含的一些技巧能夠有效的降低能耗。但是，這些技巧越隱含，出現不良結果的風險就越大，這些結果可能會與系統使用模型沖突，使得電源設計更加復雜，或者不可預測的失效模式等。當然，SoC供應商會提供幫助。TI的Bittlestone說：“我們用了很多的邏輯門來實現電源管理系統的接口，以方便系統設計人員的使用。”但即使如此，更重要的是，SoC用戶應采用參考設計，或者深入理解他們所遇到的問題。 作者：Ron Wilson 總編輯，Altera公司 |
