作者:孫凱 來源:電子產(chǎn)品世界 摘要:本文根據(jù)光纖接入數(shù)字中頻系統(tǒng)的時鐘使用情況,分析了時鐘抖動對ADC和鎖相環(huán)性能影響的原理,講述了鎖相環(huán)的基本原理和相噪優(yōu)化方式,最后給出采用雙環(huán)鎖相環(huán)來完成去抖和時鐘分發(fā)的解決方案。 時鐘相噪對ADC性能的影響分析 一款設(shè)計好的高速ADC,它的SNR基本是確定。到底需要多小的抖動才能夠滿足系統(tǒng)的ADC的需求呢?如圖1所示。不同輸入頻率,在不同抖動水平下,可以達(dá)到不同的最大SNR水平。舉例,當(dāng)輸入頻率為200MHz,系統(tǒng)時鐘抖動為200fs水平時候,可以達(dá)到SNR水平就是72dB(如圖1虛線和綠色線交叉點(diǎn))。 下載全文: |