|
近日，臺(tái)積電在其官方發(fā)布會(huì)上宣布，隨著2nm工藝技術(shù)的不斷突破和量產(chǎn)計(jì)劃的推進(jìn)，每片300mm的2nm晶圓價(jià)格預(yù)計(jì)將超過(guò)3萬(wàn)美元大關(guān)。這一價(jià)格相較于目前市場(chǎng)上的4/5nm晶圓（價(jià)格區(qū)間約為1.5到1.6萬(wàn)美元）和3nm晶圓（價(jià)格區(qū)間約為1.85萬(wàn)至2萬(wàn)美元）而言，漲幅顯著。 臺(tái)積電在2nm制程節(jié)點(diǎn)上取得了重大突破，首次引入了Gate-all-around FETs（GAAFET）晶體管技術(shù)，并結(jié)合了NanoFlex技術(shù)，為芯片設(shè)計(jì)人員提供了前所未有的標(biāo)準(zhǔn)元件靈活性。相較于當(dāng)前的N3E工藝，N2工藝預(yù)計(jì)將在相同功率下實(shí)現(xiàn)10%至15%的性能提升，或在相同頻率下將功耗降低25%至30%。更令人矚目的是，晶體管密度將提升15%，這標(biāo)志著臺(tái)積電在半導(dǎo)體技術(shù)領(lǐng)域的又一次飛躍。 然而，伴隨著技術(shù)的升級(jí)，成本也相應(yīng)攀升。據(jù)臺(tái)積電透露，新工藝的引入意味著更多的EUV光刻步驟，甚至可能采用雙重曝光技術(shù)，這無(wú)疑將進(jìn)一步提升生產(chǎn)成本。此外，先進(jìn)工藝研發(fā)費(fèi)用不斷增加，涉及IP授權(quán)、軟件驗(yàn)證、設(shè)計(jì)架構(gòu)等多個(gè)環(huán)節(jié)，這些成本最終都反映在了晶圓的價(jià)格上。 面對(duì)市場(chǎng)對(duì)2nm工藝技術(shù)的強(qiáng)烈需求，臺(tái)積電正不斷加大對(duì)該制程節(jié)點(diǎn)的投資力度。2nm晶圓廠將在中國(guó)臺(tái)灣的北部（新竹寶山）、中部（臺(tái)中中科）和南部（高雄楠梓）三地布局，以確保產(chǎn)能滿足市場(chǎng)需求。臺(tái)積電已規(guī)劃N2工藝于2025年下半年正式進(jìn)入批量生產(chǎn)階段，預(yù)計(jì)客戶最快可在2026年前收到首批采用N2工藝制造的芯片。 |
