TI C2000系列TMS320F2837xD開發(fā)板硬件規(guī)格參數(shù)說明書（下）

Tronlong--

串口

USB TO SCIA串口

CON6(USB TO SCIA)為DSP、FPGA二合一調(diào)試串口，由同一個Micro USB接口引出。

評估底板通過CP2105芯片將DSP端的SCIRXDA、SCITXDA信號轉(zhuǎn)成Micro USB接口，作為DSP端系統(tǒng)調(diào)試串口使用。通過同一個CP2105芯片將FPGA端IO轉(zhuǎn)成Micro USB接口，作為FPGA端調(diào)試串口使用。

                    

圖 30

                    

圖 31

RS232 SCIB串口

CON7為DSP端RS232接口，評估底板通過SP3232EEY串口電平轉(zhuǎn)換芯片將DSP端的SCIRXDB、SCITXDB信號轉(zhuǎn)換為RS232串口，接口使用9針DB9接口。

               

圖 32

                    

圖 33

RS485 SCID串口

CON8為DSP端RS485接口，評估底板通過隔離收發(fā)器ISO3082DW，將DSP端的SCIRXDD、SCITXDD信號轉(zhuǎn)換為RS485串口，接口使用3pin 3.81mm綠色端子方式。

                 

圖 34

                    

圖 35

EEPROM

U8為板載EEPROM芯片，容量為2Kbit，連接至I2C總線，I2C設(shè)備地址為0x50。

               

圖 36

                    

圖 37

USB接口

CON3為USB 2.0 OTG接口，直接由USB0總線(USB 2.0)引出。

                  

圖 38

                    

圖 39

Ethernet接口

CON11(10/100 ETH)為DSP端百兆網(wǎng)口。

TMS320F2837xD通過EMIF1總線連接W5300網(wǎng)卡（內(nèi)部集成MAC和PHY），由RJ45連接器引出百兆網(wǎng)口，RJ45連接器已內(nèi)置隔離變壓器。

                    

圖 40

                    

圖 41

設(shè)計注意事項：

XTLP、XTLN引腳接入25MHz無源晶振。為便于晶振起振，XTLP、XTLN之間可增加并聯(lián)1MΩ電阻。

推薦采用DSP端XRS + GPIO控制電路方案連接W5300網(wǎng)卡RESET引腳進行復(fù)位控制。

               

圖 42

W5300網(wǎng)卡使用DSP端的EMIF1信號，包括片選信號EM1CS2n_1、寫使能信號EM1WEn/GPIO31、讀使能信號EM1OEn/GPIO37、地址總線EM1A[8:0]、16位數(shù)據(jù)總線EM1D[15：0]。W5300的中斷請求管腳連接DSP的ETH_INT/GPIO9，該GPIO配置為外部中斷輸入，通過EMIF1總線與W5300網(wǎng)卡進行數(shù)據(jù)通信。

                    

圖 43

CAN接口

CON9為DSP端CANA接口，CON10為DSP端CANB接口，分別由DSP的CANA、CANB總線引出，采用3pin 3.81mm綠色端子方式。

                    

圖 44

                    

圖 45

AD/DA接口

J1為AD/DA接口，2x 15pin規(guī)格，間距2.54mm。

               

圖 46

                    

圖 47

設(shè)計注意事項：

ADC支持12路差分(16bit,1.1MSPS)或24路單端輸入(12bit,3.5MSPS)，電壓輸入范圍為0 ~ 3.3V。

備注：ADC的輸入范圍取決與VREFLO和VREFHI的值，VREFLO在核心板內(nèi)部已接地，VREFHI接3V參考電壓。

                    

圖 48

DAC支持3路12bit DAC輸出，電壓輸出范圍為0.3V ~ 3V。

備注：DAC電壓輸出范圍為0.3V ~ (VDDA – 0.3V)，VDDA在核心板內(nèi)部已接3.3V電源。

               

圖 49

使用AD輸入功能時，建議參考評估底板設(shè)計，保留R-C濾波電路。

拓展IO信號接口

J2通過排針引出DSP端的ePWM/GPIO等拓展信號，2x 15pin規(guī)格，間距2.54mm。

                  

圖 50

                    

圖 51

J3通過排針引出DSP端的eQEP/McBSP/GPIO等拓展信號，2x 10pin規(guī)格，間距2.54mm。

                  

圖 52

                    

圖53

CON12、CON13為歐式公座連接器，48pin規(guī)格，引出FPGA端的IO拓展信號。

                  

圖 54

                    

圖 55

                    

圖 56

CON14為IDC3簡易牛角座，2x 25pin規(guī)格，引出FPGA端的IO拓展信號。

圖 57

                 

圖 58

設(shè)計注意事項：

如需使用擴展接口中DSP端的EMIF1引腳接外部器件，建議在EMIF1及外部器件之間串接緩沖器電路，并通過EMIF1的片選信號或其他IO控制緩沖器使能，避免外部器件影響核心板內(nèi)與EMIF1連接的SRAM、FPGA的讀寫功能。