|
NXP 公司的LPC11U1x系列是基于ARM Cortex-M0內核的低成本微控制器（MCU），工作頻率高達50MHz，內置了高度靈活并可配置的全速USB2.0 Device控制器和嵌套向量中斷控制器 (NVIC)，具有豐富外設，主要用在消費電子外設，手提掃描儀，醫療，音頻設備和工業控制。本文介紹了LPC11U1x功能與優點，方框圖，以及LPCXpressoTM低成本開發平臺主要特性，多種目標板電路圖。 LPC11U1x是基于ARM Cortex-M0內核的低成本微控制器系列，可用于現有的8位/16位的應用，為用戶提供高性能、低功耗、易于使用的指令集和存儲器地址空間，以及比現有8位/16位架構更精簡的代碼量。 LPC11U1x的工作頻率高達50MHz。 LPC11U1x內置了一個高度靈活并可配置的全速USB2.0 Device控制器，它給如今更高互連要求的解決方案帶來了空前的設計靈活性和無縫集成性能。 LPC11U1x的其他外設包括高達32kB的閃存，6kB的SRAM數據存儲器，一個Fast Mode Plus的I2C總線接口，一個支持同步模式和智能卡接口的RS-485/EIA-485 USART，兩個SSP接口，四個通用計數器/計時器，一個10位模數轉換器和多達40個的通用I/O引腳。 LPC11U1x功能與優點 系統： o ARM Cortex-M0 處理器，工作頻率最高為 50MHz o ARM Cortex-M0 處理器，內置嵌套向量中斷控制器 (NVIC) o 非可屏蔽中斷 (NMI) 的輸入源可選 o 系統節拍定時器 (System tick timer) 存儲器： o 高達32kB片上閃存程序存儲器 o 總共6kB 靜態隨機訪問存儲器 SRAM數據存儲器（4kB 主SRAM，2kB USB SRAM） o 16kB Boot ROM o 通過片內Bootloader 軟件來實現在系統編程 (ISP) 和在應用編程 (IAP) 調試選項： o 標準JTAG測試/調試接口 o 串行線調試 (SWD, Serial Wire Debug) o 邊界掃描 (Boundary Scan)， 可簡化板級測試 數字外設： o 多達40個通用I/O引腳 (GPIO, General Purpose I/O)，帶可配置的上拉和下拉電阻，具有中繼模式和漏極開路模式 o 多達8個GPIO引腳可用作邊沿或電平觸發的中斷源 o 2個GPIO中斷模塊組合使得基于可編程模式的一組GPIO引腳輸入狀態的中斷成為可能 o 一個引腳 (P0_7) 的最大電流輸出驅動能力為20mA o 開路漏極引腳 (P0_4 和 P0_5) 上的最大灌電流為 20 mA o 4個通用定時器/計數器，共有5個捕獲輸入和13個匹配輸出 o 可編程的窗口型看門狗定時器 (WWDT, Windowed WatchDog Timer)，內置專用的低功耗看門狗振蕩器 (WDO) 模擬外設： o 10位ADC，在8個引腳之間實現輸入多路復用 串行接口： o USB2.0 全速 Device 控制器 o 帶小數波特率生成器的USART，帶有內部FIFO、全Modem控制握手接口，并支持RS-485/9-bit模式和同步模式。USART支持異步智能卡接口 (ISO 7816-3) o 2個SSP控制器，具有FIFO和多協議功能 o I2C總線接口支持完整的I2C總線規范和Fast-mode Plus模式，數據速率高達1Mbit/s，具有多地址識別和監控模式 時鐘產生： o 晶體振蕩器的工作范圍為1MHz~25MHz o 12MHz內部RC (IRC) 振蕩器，可用作系統時鐘 o 內置低功耗，低頻看門狗振蕩器，輸出頻率可編程 o 鎖相環 (PLL: Phase-locked loops) 允許CPU無需使用高頻晶體也可工作在最大CPU速率。時鐘可以由系統振蕩器或內部RC振蕩器提供 o 另有一個專供USB使用的PLL o 帶分頻器的時鐘輸出功能，可以映到主振蕩器時鐘、IRC時鐘、CPU時鐘和看門狗時鐘 功率控制： o 3種節能模式：睡眠、深度睡眠、掉電和深度掉電 o 通過boot ROM中的功率優化功能Power Profile，只需調用簡單的函數即可在給定的應用中實現性能的優化和功耗的最小化 o 處理器可通過Reset 引腳、可選的GPIO引腳、看門狗定時器中斷或USB端口操作從深度睡眠和掉電模式中喚醒 o 處理器可通過一個專用功能引腳從深度掉電模式中喚醒 o 集成的功率管理單元 (PMU, Power Management Unit) 在睡眠、深度睡眠、掉電和深度掉電模式下將功耗降至最低 o 上電復位 (POR) o 掉電檢測 (BOD)，支持四個獨立的閾值，可產生中斷和強制復位 唯一的設備序列號 單電源供電 (1.8V~3.6V) 溫度范圍：40℃~85℃ 提供48-LQFP引腳、48-TFBGA引腳和33-HVQFN引腳封裝 和LPC134x Cortex-M3系列產品引腳兼容。 LPC11U1x 應用 消費電子外設 手提掃描儀 醫療 音頻設備 工業控制 
圖1。LPC11U1x方框圖 LPCXpressoTM低成本開發平臺 LPCXpressoTM is a new, low-cost development platform available from NXP supporting NXP’s ARM-based microcontrollers. The platform is comprised of a simplified Eclipse-based IDE and low-cost target boards which include an attached JTAG debugger. LPCXpresso is an end-to-end solution enabling embedded engineers to develop their applications from initial evaluation to final production. Populated with the LPC11U14 to demonstrate LPC11U1x features, the LPCXpresso LPC11U14 combines the robust USB performance of the LPC11U14 and the low price point of the LPCXpresso. The LPCXpresso Board for LPC11U14 is comprised of an LPCXpresso target board, LPC-Link, and IDE. The LPCXpresso target boards, include an integrated JTAG debugger, and can connect to expansion boards to provide a variety of interfaces and I/O devices. The on-board JTAG debugger provides high-speed USB to JTAG/SWD interface to the IDE, and it can be connected to other debug targets such as a customer prototype. The LPC-Link is equipped with a 10-pin JTAG header enabling seamless connection to a target via USB. LPCXpresso’s IDE, using the standard GNU toolchain and optimized C library, can build an executable of any size with full code optimization.
圖2。LPCXpressoTM開發板外形圖
圖3。LPCXpresso LPC1769目標側電路圖（1）
圖4。LPCXpresso LPC1769目標側電路圖（2）
圖5。LPCXpresso LPC1769目標側電路圖（3）
圖6。LPCXpresso LPC1114目標側電路圖
圖7。LPCXpresso LPC1343目標側電路圖
圖8。LPCXpresso LPC11C24目標側電路圖（1）
圖9。LPCXpresso LPC11C24目標側電路圖（2）
圖10。LPCXpresso LPC1200目標側電路圖（1）
圖11。LPCXpresso LPC1200目標側電路圖（2）
圖12。LPCXpresso LPC11U14目標側電路圖（1）
圖13。LPCXpresso LPC11U14目標側電路圖（2） 詳情請見： 
LPC11U1x_[1].pdf
(3.52 MB)
LPCXpresso_Getting_Started_Guide[1].pdf
(3.04 MB)
|
