|
(一)上拉電阻： 1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平 （一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 2、OC門電路必須加上拉電阻，才能使用。 3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。 4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。同時管腳懸空就比較容易接受外界的電磁干擾（MOS器件為高輸入阻抗，極容易引入外界干擾）。 5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。 6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。 7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。 (二)上拉電阻阻值的選擇原則包括: 1、從節約功耗及芯片的灌電流能力考慮應當足夠大：電阻大，電流小。 2、從確保足夠的驅動電流考慮應當足夠小：電阻小，電流大。 3、對于高速電路，過大的上拉電阻可能邊沿變平緩。 綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。 (三)對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素： 1． 驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。 2． 下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。 3． 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。 4． 頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。 (四)下拉電阻的設定的原則和上拉電阻是一樣的。 OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每端口不大于100uA,設輸出口驅動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平)；2V(高電平門限值)。 選上拉電阻時： 500uA x 8.4K= 4.2即選大于8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低于0.8V即可。 當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA 200uA x15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列。 設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級聯的輸入口，高于低電平門限值就不可靠了） ++++++++++++++++++++++++++++++++++++++++++++++ 上拉電阻：將某輸出電位點采用電阻與電源VDD相連的電阻。因為輸出端可以看作是具有內阻的電壓源，由于上拉電阻與VDD連接，利用該電阻的分壓原理（一般上拉電阻比輸出端內阻大得多，至于該阻值的大小見上拉電阻的選取原則），從而將輸出端電位拉高。 1，如果電平用OC(集電極開路，TTL)或OD(漏極開路，COMS)輸出，那么不用上拉電阻是不能工作的， 這個很容易理解，管子沒有電源就不能輸出高電平了。 2，如果輸出電流比較大，輸出的電平就會降低（電路中已經有了一個上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量， 把電平“拉高”。（就是并一個電阻在IC內部的上拉電阻上， 讓它的壓降小一點）。當然管子按需要該工作在線性范圍的上拉電阻不能太小。當然也會用這個方式來實現門電路電平的匹配。 需要注意的是，上拉電阻太大會引起輸出電平的延遲。（RC延時） 一般CMOS門電路輸出不能給它懸空，都是接上拉電阻設定成高電平。 下拉電阻：和上拉電阻的原理差不多，只是拉到GND去而已，那樣電平就會被拉低。 下拉電阻一般用于設定低電平或者是阻抗匹配(抗回波干擾[size=+0])。 [size=+0]上拉電阻的工作原理電路圖 [size=+0] 
如上圖所示，上部的一個Bias Resaitor 電阻因為是接地，因而叫做下拉電阻，意思是將電路節點A的電平向低方向（地）拉；同樣，圖中下部的一個Bias Resaitor 電阻因為接電源（正），因而叫做上拉電阻，意思是將電路節點A的電平向高方向（電源正）拉。當然，許多電路中上拉電阻和下拉電阻中間的那個12k電阻是沒有的或者是看不到的。 上圖是RS－485/RS－422總線上的，可以一下子認識上拉電阻和下拉電阻的意思。但許多電路只有一個上拉電阻或下拉電阻，而且實際中，還是上拉電阻的為多。 ++++++++++++++++++++++++++++++++++++++++++++++在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。 1、定義： 上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！ 上拉是對器件注入電流，下拉是輸出電流 弱強只是上拉電阻的阻值不同，沒有什么嚴格區分 對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。 2、為什么要使用拉電阻： 一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發后回到原狀態，必須在IC外部另接一電阻。 數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處于穩定狀態，具體視設計要求而定！ 一般說的是I/O端口，有的可以設置，有的不可以設置，有的是內置，有的是需要外接，I/O端口的輸出類似于一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎： 比如：當一個接有上拉電阻的端口設為輸如狀態時，他的常態就為高電平，用于檢測低電平的輸入。 上拉電阻是用來解決總線驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是灌電流。 +++++++++++++++++++++++++++++++++ 拉電流與灌電流 1、概念 拉電流和灌電流是衡量電路輸出驅動能力（注意：拉、灌都是對輸出端而言的，所以是驅動能力）的參數，這種說法一般用在數字電路中。 這里首先要說明，芯片手冊中的拉、灌電流是一個參數值，是芯片在實際電路中允許輸出端拉、灌電流的上限值（允許最大值）。而下面要講的這個概念是電路中的實際值。 由于數字電路的輸出只有高、低（0，1）兩種電平值，高電平輸出時，一般是輸出端對負載提供電流，其提供電流的數值叫“拉電流”；低電平輸出時，一般是輸出端要吸收負載的電流，其吸收電流的數值叫“灌（入）電流”。 對于輸入電流的器件而言： 灌入電流和吸收電流都是輸入的， 灌入電流是被動的， 吸收電流是主動的。 如果外部電流通過芯片引腳向芯片內‘流入’稱為灌電流（被灌入）； 反之如果內部電流通過芯片引腳從芯片內‘流出’稱為拉電流（被拉出） 2、為什么能夠衡量輸出驅動能力 當邏輯門輸出端是低電平時，灌入邏輯門的電流稱為灌電流，灌電流越大，輸出端的低電平就越高。由三極管輸出特性曲線也可以看出，灌電流越大，飽和壓降越大，低電平越大。 然而，邏輯門的低電平是有一定限制的，它有一個最大值UOLMAX。在邏輯門工作時，不允許超過這個數值，TTL邏輯門的規范規定UOLMAX ≤0.4～0.5V。所以，灌電流有一個上限。 當邏輯門輸出端是高電平時，邏輯門輸出端的電流是從邏輯門中流出，這個電流稱為拉電流。拉電流越大，輸出端的高電平就越低。這是因為輸出級三極管是有內阻的，內阻上的電壓降會使輸出電壓下降。拉電流越大，輸出端的高電平越低。 然而，邏輯門的高電平是有一定限制的，它有一個最小值UOHMIN。在邏輯門工作時，不允許超過這個數值，TTL邏輯門的規范規定UOHMIN ≥2.4V。所以，拉電流也有一個上限。 可見，輸出端的拉電流和灌電流都有一個上限，否則高電平輸出時，拉電流會使輸出電平低于UOHMIN；低電平輸出時，灌電流會使輸出電平高于UOLMAX。所以，拉電流與灌電流反映了輸出驅動能力。（芯片的拉、灌電流參數值越大，意味著該芯片可以接更多的負載，因為，例如灌電流是負載給的，負載越多，被灌入的電流越大） 由于高電平輸入電流很小，在微安級，一般可以不必考慮，低電平電流較大，在毫安級。所以，往往低電平的灌電流不超標就不會有問題。用扇出系數來說明邏輯門來驅動同類門的能力，扇出系數No是低電平最大輸出電流和低電平最大輸入電流的比值。 =========================== 在集成電路中， 吸電流、拉電流輸出和灌電流輸出是一個很重要的概念。 拉即泄，主動輸出電流，是從輸出口輸出電流。 灌即充，被動輸入電流，是從輸出端口流入 吸則是主動吸入電流，是從輸入端口流入 吸電流和灌電流就是從芯片外電路通過引腳流入芯片內的電流,區別在于吸收電流是主動的，從芯片輸入端流入的叫吸收電流。灌入電流是被動的,從輸出端流入的叫灌入電流。 拉電流是數字電路輸出高電平給負載提供的輸出電流，灌電流時輸出低電平是外部給數字電路的輸入電流，它們實際就是輸入、輸出電流能力。 吸收電流是對輸入端（輸入端吸入）而言的；而拉電流（輸出端流出）和灌電流（輸出端被灌入）是相對輸出端而言的[size=+0]。 [size=+0]+++++++++++++++++++++++++++++++++++++ [size=+0]給一個直觀解釋： [size=+0]
[size=+0] 圖中PB0輸出0，LED會亮，PB0的電流方向是流向PB0也就是灌電流了；而PB1要輸出1，LED會亮，PB1的電流方向是從PB1流出，也就是拉電流了。 [size=+0]+++++++++++++++++++++++++++++++++++++ [size=+0]在實際電路中灌電流是由后面所接的邏輯門輸入低電平電流匯集在一起而灌入前面邏輯門的輸出端所形成，讀者參閱圖18-2-3自明。顯然它的測試電路應該如圖18-2-4(b)所示，輸入端所加的邏輯電平是保證輸出端能夠獲得低電平，只不過灌電流是通過接向電源的一只電位器而獲得的，調節的電位器可改變灌電流的大小，輸出低電平的電壓值也將隨之變化。
(a) 灌電流負載 (b) 拉電流負載 圖18-2-3 灌電流與放電流示意圖
(a) 灌電流負載特性曲線 (b) 測試電路 圖18-2-4 灌電流負載特性曲線及測試電路 當輸出低電平的電壓值隨著灌電流的增加而增加到輸出低電平最大值時，即uOL=UOLMAX時所對應的灌電流值定義為輸出低電平電流的量大值IOLMAX。 不同系列的邏輯電路，同一系列中不同的型號的集成電路，國家標準中對輸出低電平電流的最大值IOLMAX的規范值的規定往往是不同的。比較常用的數值如下 TTL系列 IOLMAX=16mA LSTTL74系列 IOLMAX=8mA LSTTL54系列 IOLMAX=4mA 扇出系數NO是描述集成電路帶負載能力的參數，它的定義式如下 18-2-1) NO= IOLMAX / IILMAX No越大，說明門的負載能力越強。一般產品規定要求No≥8。 在決定扇出系數時，正確計算電流值是重要的，對于圖18-2-3而言，后面所接的邏輯門的輸入端有并聯的情況。當輸出為低電平時，后面邏輯門輸入端流出的IIL，因有R1的限流作用，與并聯端頭數無關。但是，當輸出為高電平時，電流的方向改變為流進輸入端，后面邏輯門輸入級的多發射極三極管相當有兩個三極管并聯。流入的IIH就要加倍，與并聯端頭數有關。對于圖18-2-3，NOL=2，而NOH=3，輸出低電平和輸出高電平兩種情況下，扇出系數可能是不同的。由于IIL的數值比IIH的數值要大很多，對于集成電路來說矛盾的主要方面在低電平扇出系數。所以，一般我們只需要考慮低電平扇出系數就可以了。 |
