|
基于上述定義的傳輸線模型，歸納起來，傳輸線會對整個電路設計帶來以下效應。 · 反射信號Reflected signals · 延時和時序錯誤Delay & Timing errors · 多次跨越邏輯電平門限錯誤False Switching · 過沖與下沖Overshoot/Undershoot · 串擾Induced Noise (or crosstalk) · 電磁輻射EMI radiation 5.1 反射信號 如果一根走線沒有被正確終結(終端匹配)，那么來自于驅動端的信號脈沖在接收端被反射，從而引發不預期效應，使信號輪廓失真。當失真變形非常顯著時可導致多種錯誤，引起設計失敗。同時，失真變形的信號對噪聲的敏感性增加了，也會引起設計失敗。如果上述情況沒有被足夠考慮，EMI將顯著增加，這就不單單影響自身設計結果，還會造成整個系統的失敗。 反射信號產生的主要原因：過長的走線；未被匹配終結的傳輸線，過量電容或電感以及阻抗失配。 5.2 延時和時序錯誤 信號延時和時序錯誤表現為：信號在邏輯電平的高與低門限之間變化時保持一段時間信號不跳變。過多的信號延時可能導致時序錯誤和器件功能的混亂。 通常在有多個接收端時會出現問題。電路設計師必須確定最壞情況下的時間延時以確保設計的正確性。信號延時產生的原因：驅動過載，走線過長。 決戰四層板，只要30元： 1）長寬在5CM以內打樣5片 僅需：30元/款全國包郵！ 2）長寬在5-10CM以內打樣5片僅需：50元/款全國包郵！ 更多優惠詳情參閱：http://www.jlc.com/s；TEL:18681569485 |
