|
西門子公司白皮書 加速汽車IC設計周期 自動駕駛汽車（AV）正在將我們推入一個全新的移動時代，為了滿足AV的高性能和低功耗要求，如今的SoC設計者需要為AI算法優化定制的硅架構，使用傳統的設計方法十分耗費時間，于是HLS（高等級邏輯綜合）開始步入人們眼簾。 HLS能夠使用SystemC或C++對設計功能進行高級描述，并將它們綜合到RTL中。在更高抽象層次上進行設計，通過將芯片功能規約與實現規約相分離，加速初始設計的完成 (圖1)。這種方式能將設計時間縮短至幾個月，所需代碼僅是傳統RTL流程的一半。在不影響設計進度的情況下，后期的功能變化、新特性，甚至跨節點合并、從FPGA到ASIC的轉換均可被集成。HLS還能幫助設計團隊探索數百種設計變體，進而優化芯片的功率、性能及面積。與手工編碼的RTL相比，DSE（設計空間探索）能夠以此獲得更高的設計質量。 如果仿真被合并到該流程當中，設計就會進一步加速。HLS生成的RTL可以在仿真器中被具象化，為軟件團隊提供一個在芯片硬件可用之前先測試軟件的平臺；同時，綜合傳感器和機電系統的數據也將被集成，創建能夠提供真實反饋的虛擬環境，幫助團隊優化硬件和軟件設計。 
圖1: HLS提高了設計抽象級別以提高設計生產力 最后，先進的HLS解決方案將對設計進行穩健性驗證，方便設計人員在RTL之前就消除錯誤（圖2）。HLS的驗證能力包括對C++或SystemC代碼的自動形式化檢查、基于仿真的C-RTL驗證和形式等效性檢查，在綜合到RTL之前就可以發現缺陷和錯誤。
圖2：先進的HLS可以在RTL之前執行C-to-RTL驗證以刪除缺陷和錯誤 功能安全、驗證以及安全設計 功能安全是指降低電氣和電子元件因故障而運轉失常的風險。在汽車工業中，這些程序和要求已在ISO26262標準中被正式提出，該標準還同時要求對電子設備進行隨機硬件故障和系統故障測試。 一個完整的功能安全流程中通常包括四個關鍵步驟（圖3）。 1. 生命周期管理，涵蓋從計劃到合規的功能安全生命周期。 2. 安全分析使用FMEDA來了解隨機硬件錯誤導致的設計潛在失效模式。 3. 安全設計嘗試增強或修改設計，以減輕隨機硬件錯誤帶來的潛在失效。 4. 安全驗證使用故障注入測試設計和安全機制在隨機硬件錯誤中的行為，最終證明該設計的安全性。 如今，先進的解決方案組合(如Mentor Safe IC) 能夠實現嚴格的功能安全標準，同時自動化生命周期管理、安全分析、安全設計和安全驗證過程，加快了功能安全的驗證速度，使其盡快符合行業標準。
圖3：功能安全的四個關鍵過程：生命周期管理、安全分析、安全設計和安全驗證 仿真在驗證中的作用 在現實世界中測試所有可能的安全場景并不可行，要實現大量驗證的唯一方法就是在設計初期使用虛擬測試環境。硬件仿真支持模型以及軟件和硬件的在環驗證，都在芯片或車輛硬件可用前提供了一個能夠進行測試、編程和調試IC或整車平臺的環境，主要涵蓋下圖中三種數據類型（圖4）。
圖4：硬件仿真可以融合傳感器、計算和驅動數據，為AV平臺創建測試環境。 物理可靠性驗證 SoC設計團隊已經通過HLS支持的快速迭代對芯片進行了優化，驗證了芯片的功能性和功能安全性，并在真實的虛擬駕駛環境中用模擬傳感器和機電數據對芯片進行了測試。 新的IC可靠性驗證工具能夠在一個內聚環境中考慮有問題的區域。這些工具是為了在電路感知環境下提高IC可靠性驗證的覆蓋率而創建的，它們允許從電路拓撲和布局的角度集中分析電路的實現方式。該分析還可以利用外部約束來確定檢查目的，并找出不合規的電路。 接下來，設計師需要優化芯片的物理布局。DFM（可制造性設計）解決方案能通過自動優化布局、模擬制造過程或在tape-out前管理光刻熱點來幫助設計師，其可以自動測量由建議的布局修改引起的產量變化，使得設計者能夠選擇布局修改的方式，進而最大限度地提高芯片的生產效率和可靠性。 當數字“遇上”模擬 一輛AV的復雜數字處理器和控制器SoC將通過各種傳感器系統與模擬世界進行交互。微機電系統（MEMS）通常用于傳感裝置，其余電路作為模擬/混合信號（AMS）設計，則采用CMOS工藝實現。 與使用現成的組件創建系統相比，定制化的IC設計能夠幫助公司降低成本、控制尺寸和功耗。然而，由于涉及的設計領域眾多，AMS設計提出了嚴苛挑戰，MEMS設計必須與模擬電路有效地接口，而模擬電路又必須與模數轉換器和數字邏輯相互集成。 汽車AMS集成電路必須以極強的可靠性持續運行，且大多數時間都處于惡劣的環境條件。為了便于管理，設計師需要一個集成的設計和驗證解決方案，該解決方案能夠連接模擬、數字和MEMS，幫助創建AV最重要的單用途智能傳感器系統。 老化模擬在汽車應用中也非常重要。隨著時間的推移，汽車應用的壓力偏差和熱狀態會導致電路退化。通過仿真，可以及早發現潛在的可靠性問題，并在設計階段加以糾正。 確保從始至終的安全性 新的汽車級ATPG技術將目標對準于晶體管和柵極級別的缺陷。這些新方法基于單元感知測試（CAT），使用專為每個單元內部缺陷而設置的故障模型。Mentor的CellModelGen故障特征模型提取使用單元的布局注釋Spice表示來識別可能的晶體管、電橋、開路和端口缺陷的位置。通過計算每個潛在缺陷的臨界面積及其相關的缺陷概率，分析潛在缺陷的單元布局。同時，該分析還能夠生成一個模型，盡可能進行缺陷檢測，最小化模式計數并保留診斷所需的信息。捕捉這些本不可檢測的缺陷有助于數字集成電路IC制造商達到ISO 26262的DPPB目標。 內建自測試（BIST）將測試IP插入芯片中，用于測試數字邏輯或存儲器。邏輯BIST涉及到應用于芯片電路的片上生成偽隨機測試模式。先進的測試解決方案能夠在芯片運行期間進行測試，而不會影響其性能；此外，ATPG壓縮可與BIST相集成，以進行用于通電和系統內測試的制造質量測試。 今天，無論是汽車初創企業、老牌OEMs還是系統公司都在爭先恐后地進入市場，它們亟需一系列先進的設計自動化和生命周期管理工具。西門子數字化工業軟件可以提供獨特的工具組合，在HLS、功能安全和驗證、仿真、物理可靠性驗證、AMS設計、混合信號驗證和IC測試方面擁有領先的解決方案，幫助企業乘風破浪，在市場浪潮中立于不敗之地。 完整白皮書下載：https://www.plm.automation.sieme ... -new-mobility/67201 |
