|
DesignCon 2020文章解讀系列 作者 | 黃剛 （一博科技高速先生團隊隊員） 熟悉高速先生文章風格的粉絲都知道，我們每一期小冊子都有不同的主題，那么大家有沒有留意我們寫哪些主題的文章特別的多呢？這個時候不妨拿出你們珍藏已久的小冊子出來過一遍，你們就知道了哈（前提是……你們有）。你們會發(fā)現(xiàn)，有幾類主題高速先生總是樂此不疲的深挖，例如高速串行，例如東哥的生產(chǎn)加工系列，也就是大家都耳熟能詳?shù)摹叭鐭煛薄．斎唬銈冞�會發(fā)現(xiàn)有不少的文章是關于DDR的。 對！我們DDR的文章絕對占據(jù)很大的一部分篇幅，主要是因為應用的場景實在太多，幾乎每個板子上都會有形形色色的DDR系統(tǒng)，從一個顆粒到幾十個顆粒，從顆粒版本到DIMM版本，覆蓋了我們80%以上的板子。所以在本期的DesignCon文章解讀中，高速先生為大家?guī)硪黄P于DDR應用的文章，看看DDR的設計極限在哪里哈。 今天要給大家分享的文章如下，這次的題目很容易讀懂，就叫ddr4通道里，過孔的stub對信號質(zhì)量的影響分析。 那主要肯定是講過孔stub（殘樁）對DDR4的影響咯。首先呢作者對DDR4的信號質(zhì)量做了一些前提的判定和分析，例如要求通道的插損諧振頻率點要大于5倍的時鐘頻率，按本文分析的3200Mbps來說的話，時鐘是1.6GHz，因此要求的諧振頻率點必須大于8GHz。 好，立馬進入正題，看看作者是如何分情況對DDR4通道進行分析的。他們主要對3種不同的場景進行分析，一是顆粒版本的表層走線，那肯定就是沒有過孔stub了；二是顆粒版本的內(nèi)層走線，有過孔stub的情況；三是Dimm版本的內(nèi)層走線，不僅有過孔stub，還包括了Dimm條連接器這個阻抗不匹配的點。下圖就是三種不同case的示意圖。 既然是詳細的研究過孔stub對信號質(zhì)量的影響程度，那肯定是需要不同的過孔stub長度的比較了。于是本文做了非常非常多的疊層進行分析，過孔stub從14層的52.7mil（內(nèi)層走線都以L3層出線，分析不同疊層的最長過孔stub的情況）到28層的124.7mil。幾乎涵蓋了99%的應用需求。 另外，作者還給出了所使用的過孔的一些參數(shù)情況和進行3D仿真的模型。 好，我們一起來看分析的結(jié)果吧。 首先case1，表層走線，沒有過孔stub的情況下，結(jié)果比較簡單也比較明確，在3200Mbps的速率下信號質(zhì)量比較好，在-16次方的嚴格誤碼率下，眼圖仍有比較大的裕量。 那么進行case2的分析了。可以看到，過孔stub長度在73.1mil的時候是一個臨界點，這個時候眼圖剛好壓在-16次方誤碼率的mask，再往下的話就不能滿足該誤碼率的標準了。 那么case3呢，加上一個dimm條連接器之后的情況又會是如何呢？恩！是的，想到了會變差，但是，是不是沒想到差成這樣？？ 可以看到在Dimm條應用的情況下，50mil以上的stub都是有風險的，過不了-16次方誤碼率的標準。 進行完眼圖的分析后，我們再來看看頻域的分析，插損情況的對比。 首先進行了case2的73mil臨界點和83mil不過的兩種情況的對比。可以看到雖然只是10mil的差別，但是從下圖紅色框標出的幾個點的損耗情況都有比較大的差異，幾乎有30dB的區(qū)別。 而對比53mil的過孔stub長度下顆粒版本和Dimm條應用的情況如下。可以看到Dimm條模式下也會有接近10dB的差異了。 最后，作者給出了在不同過孔stub情況下的成功率的預測，非常的直觀明了。 |
