|
高速PCB設計指南之三 78 7、關于快閃存儲器和其它可編程元件 快閃存儲器的編程時間有時會很長（對于大的存儲器或存儲器組可達1分鐘）。因此，此時不容許有其它元件的逆驅動，否則快閃存儲器可能會受到損害。為了避免這種情況，必須將所有與地址總線的控制線相連的元件置于高歐姆狀態。同樣，數據總線也必須能夠被置于隔絕狀態，以確保快閃存儲器為空載，并可進行下步編程。 系統內可編程元件（ISP）有一些要求，如Altera，XilinX和Lattuce等公司的產品，還有其它一些特殊要求。除了可測試性的機械和電氣前提條件應得到保證外，還要保證具有編程和確證數據的可能性。對于Altera和Xilinx元件，使用了連串矢量格式（Serial Vector Format SVF），這種格式近期幾乎已發展成為工業標準。許多測試系統可以對這類元件編程，并將連串矢量格式（SVF）內的輸入數據用于測試信號發生器。通過邊界掃描鍵（Boundary-Scan-Kette JTAG）對這些元件編程，也將連串數據格式編程。在匯集編程數據時，重要的是應考慮到電路中全部的元件鏈，不應將數據僅僅還原給要編程的元件。 編程時，自動測試信號發生器考慮到整個的元件鏈，并將其它元件接入旁路模型中。相反，Lattice公司要求用JEDEC格式的數據，并通過通常的輸入端和輸出端并行編程。編程后，數據還要用于檢查元件功能。開發部門提供的數據應盡可能地便于測試系統直接應用，或者通過簡單轉換便可應用。 8、對于邊界掃描（JTAG）應注意什么 由基于復雜元件組成精細網格的組件，給測試工程師只提供很少的可接觸的測試點。此時也仍然可能提高可測試性。對此可使用邊界掃描和集成自測試技術來縮短測試完成時間和提高測試效果。 對于開發工程師和測試工程師來說，建立在邊界掃描和集成自測試技術基礎上的測試戰略肯定會增加費用。開發工程師必然要在電路中使用的邊界掃描元件（IEEE-1149.1-標準），并且要設法使相應的具體的測試引線腳可以接觸（如測試數據輸入-TDI，測試數據輸出-TDO，測試鐘頻-TCK和測試模式選擇-TMS以及ggf.測試復位）。測試工程師給元件制定一個邊界掃描模型（BSDL-邊界掃描描述語言）。此時他必須知道，有關元件支持何種邊界掃描功能和指令。邊界掃描測試可以診斷直至引線級的短路和斷路。除此之外，如果開發工程師已作規定，可以通過邊界掃描指令“RunBIST”來觸發元件的自動測試。尤其是當電路中有許多ASICs和其它復雜元件時，對于這些元件并不存在慣常的測試模型，通過邊界掃描元件，可以大大減少制定測試模型的費用。 時間和成本降低的程度對于每個元件都是不同的。對于一個有IC的電路，如果需要100％發現，大約需要40萬個測試矢量，通過使用邊界掃描，在同樣的故障發現率下，測試矢量的數目可以減少到數百個。因此，在沒有測試模型，或接觸電路的節點受到限制的條件下，邊界掃描方法具有特別的優越性。是否要采用邊界掃描，是取決于開發利用和制造過程中增加的成本費用。衽邊界掃描必須和要求發現故障的時間，測試時間，進入市場的時間，適配器成本進行權衡，并盡可能節約。在許多情況下，將傳統的在線測試方法和邊界掃描方法混合鹽業的方案是最佳的解決方式 TEL 18681567708 詳情可見www.sz-jlc.com/s |
