|
PCB設計中高速信號的通常優(yōu)化方法 以LVDS信號為例，說明PCB設計中高速信號的通常優(yōu)化方法： LVDS(Low Voltage Differential Signaling,低電壓差分信號）是一種低擺幅的差分信號技術，它使得信號能在差分PCB線對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅(qū)動輸出實現(xiàn)了低噪聲和低功耗。 LVDS信號不僅是差分信號，而且是高速數(shù)字信號。因此，對用來傳輸LVDS的PCB線對必須采取措施，以防止信號在媒質(zhì)終端發(fā)生反射，同時應減少電磁干擾以保證信號的完整性。在PCB布線時需要注意的一些問題如下。 （1）采用多層板結構形式，由于LVDS信號屬于高速信號，故與其相鄰的層應為地層，且應對LVDS信號進行屏蔽以防止干擾。對于密度不是很大的板子，在物理空間條件允許的情況下，最好將LVDS信號與其他信號分別入在不同的層。 （2）控制傳輸線阻抗，各類差分線的阻抗要求是不同的，根據(jù)設計要求，通過阻抗計軟件算出差分阻抗和對應的線寬間距，并設置到約束管理器。差分線通過互相耦合來減少共模干擾，在條件許可的情況下要盡可能平行布線，兩根線中間不能有過孔或其他信號。差分對需要嚴格控制相位，所以對內(nèi)需要嚴格控制等長。 （3）遵守緊耦合的原則，當兩條差分信號線距離很近時，電流傳輸方向相反，其磁場相互抵消，電場相互耦合，電磁輻射也要小得多。為減少損耗，高速差分線換層時可以在換層孔的附近添加地過孔。 （4）走線盡可能地短而直，信號的輻射強度是和信號線的走線長度成正比的，高頻的信號引線越長，它就越容易耦合到靠近它的元器件上去。所以對諸如信號的時鐘、晶振、DDR的數(shù)據(jù)、LVDS線、USB線、HDMI線等高頻信號線都是要求盡可能的走線越短越好。避免出現(xiàn)太多的拐彎，高頻電路布線的引線最好采用全直線，需要轉折，拐彎處盡量用45?或弧線，避免90?拐彎；這種要求在低頻電路中僅僅用于提高銅箔的固著強度，而在高頻中，滿足這一要卻可以減少高頻信號對外的發(fā)身和相互間的耦合。應盡量減少布線中的過孔數(shù)和其他會引起線路不連續(xù)性的因素。 （5）不同差分線對之間的間距不能太小，LVDS對走線方式選擇沒有限制，微帶線和帶狀線均可，但是必須注意要有良好的參考平面。不同差分線對之間的間距不能太小，至少應大于3~5位的差分線間距。必要時可在不同差分線以對之間加地孔隔離以防止相互間的串擾。 （6）LVDS信號遠離其他信號，對LVDS信號和其他信號，如TTL信呈，最好使用不同的走線層。如果因為設計限制必須使用同一層走線時，LVDS走線和TTL走線的距離應該足夠遠，至少應大于3~5位的差分線間距。 （7）LVDS差分信號不可以跨平面分割，盡管兩根差分信號互為回流路徑，跨平面分割不會割斷信號的回流，但是跨平面分割分的傳輸線會因為缺少參考平面而導致阻抗不連續(xù)。 （8）接收端的匹配電阻要盡量靠近接收引腳，距離要盡量短，接線距離也要盡可能的短。 （9）控制匹配電阻的精度，使用終端匹配電阻可實現(xiàn)對差分傳輸線的匹配，其阻值一般在90~130?之間。電路也需要用此終端匹配電阻來產(chǎn)生正常工作的差分電壓。對于點對點的拓撲，走線的阻抗通常控制在100?，但匹配電阻可以根據(jù)實際的情況進行調(diào)整。 （10）未使用的引腳處理，所有未使用的LVDS接收器輸入引腳懸空，所有未使用的LVDS和TTL輸出引腳懸空，所有未使用的TTL發(fā)送/驅(qū)動器輸入和控制/ TEL 18681567708 詳情可見www.sz-jlc.com/s |
