隨著NOR閃存市場供需平衡態勢的逐步轉好，主要的幾家NOR閃存廠商也已經將重心從價格戰轉移到了提升產品制程等級方面。NOR閃存主要廠商之一的 Spansion擺脫了去年五月份的破產重組風波，他們計劃今年采用65nm制程工藝生產自己的產品，并預計今年自己的這種新閃存銷量會有所增長，預計今 年底其65nm制程產品的營收將占總營收的25%左右。他們最近將其GL-S系列NOR閃存產品的市場范圍拓寬到了包括汽車，消費電子以及游戲機用的嵌入 式領域，該系列NOR閃存產品就是使用65nm制程技術制造。 
另一家NOR閃存廠商臺灣旺宏則計劃于年內將其NOR產品遷移到75nm制程節點，再下一步則會轉換到57nm制程節點。相比之下，去年第四季度采用110nm制程工藝制作的NOR閃存產品的銷量則占到旺宏NOR閃存總銷量的57%。 華邦則此前也已經透露了今年第三季度將其NOR閃存產品從90nm制程節點提升到58nm節點的計劃。 另外，據此前的報道顯示，旺宏與華邦兩家公司都計劃于今年增強其NOR產品在汽車嵌入式市場的投放力度。 附一： NOR閃存芯片制造商加速制造工藝升級 臺灣媒體報道，為了讓NOR閃存市場供需更加平衡，業界主要NOR芯片制造商都已經將重點放在了產品工藝升級上，而非價格競爭上。 剛剛在今年5月份走出破產保護的Spansion已經計劃將其芯片制造工藝升級到65nm，并預計該工藝產品將占據其今年總營收的25%。 Spansion一直想將其此前破產時期丟掉的份額一舉拿回，他們已經在近期將其用于消費電子品、游戲和汽車等嵌入式應用的GL-S家族NOR閃存芯片進行擴充，新產品也使用了65nm處理工藝。 臺灣旺宏也計劃在今年將其NOR生產工藝從0.11微米升級到75nm，然后再直接升級到57nm，0.11微米產品已經占據旺宏去年四季度NOR閃存收入的57%。 華邦電子此前也已經宣布計劃在今年三季度將其NOR生產從90nm升級到58nm。此外旺宏和華邦電子還加足馬力準備提升其汽車NOR市場的表現。 附二： Made in China：大陸中微半導體設備公司欲沖出亞洲走向世界 克服了公司發展道路上的幾個主要障礙之后，大陸中微半導體設備有限公司(AMEC)終于走上了新的成長路程，中微半導體設備有限公司主要的產品是半導體制 造用蝕刻設備以及HPCVD高壓化學氣相沉積設備。他們現在開始尋求在亞洲以外地區的發展空間，不僅如此，公司也對設備的產能進行了擴充，并計劃擴增一條 新的設備產線，以進一步鞏固其在蝕刻設備領域的地位。公司還準備在不久的將來首次發行股票。
中微半導體設備有限公司總部位于上海，目前為止這家公司已經售出了20臺半導體生產用設備。不過AMEC公司的副總裁Frank Masciocchi則拒絕透露其客戶的名單，僅稱其客戶已經進入“第二輪”成長期，并稱“我們已經不再是初涉市場的新興公司”。據觀察家猜測，公司的客戶名單中很可能包含有Globalfoundries等知名廠商。 中微半導體設備公司成立于2004年，2007年，這家公司先后推出了反應離子刻蝕機和高壓化學氣相沉積設備（HPCVD）作為自己的處女作，公司希望加入與老牌設備廠商如應用材料公司/日立公司/TEL公司/泛林公司（Lam）的競爭行列。 2006年以后，中微先后成功從包括三星風險投資公司，高通等在內的多家公司/投資機構獲得了巨額注資。不過，中微的發展歷程并非一帆風順，2007年10月，老牌半導體設備廠商應用材料公司一紙訴狀將AMEC告上了美國加州北區法庭，指控AMEC非法盜用商業機密，違反合約及不正當競爭，指控的矛頭甚至指向了AMEC的CEO 尹志堯。尹志堯1991年至2004年間曾在應用半導體公司擔任多種職位，如蝕刻產品集團的總經理等。 2009年，AMEC在非法盜用商業機密案的審理過程中獲得了有利的結案判決，2010年，兩家公司就這起官司達成和解。
上個月，AMEC宣稱自己又迎來了一場官司的勝利。這場官司是由美國泛林公司在臺灣法院提起的，訴狀宣稱AMEC銷往臺灣的蝕刻設備侵犯了泛林的技術專利，最后這項上訴遭到臺灣法院的駁回，而且臺灣智慧財產局（TIPO）也最終站在了AMEC的一邊。 現在AMEC終于重振市場名聲，而盡管因受到訴訟案的干擾，公司依然在市場拓展方面取得了一些成效，其成效主要在蝕刻產品方面。公司生產的300mm Primo D-RIE系統（去耦反應離子刻蝕）基于雙工作站，小批量造型集群（mini-batch cluster，mini-batch指每批生產的晶圓不超過十片）架構，為單芯片生產系統，裝備甚高頻去耦反應離子刻蝕源。這套設備主要用于蝕刻硬質掩膜(Hardmask)，側壁(spacer)，雙大馬士革過孔（ dual damascene via）以及溝槽(trench)等結構的蝕刻成型，可適用于65nm以上等級的芯片生產。AMEC自稱這套設備的產出能力比競爭對手的系統高出35%左右，而使用成本則比對手低35%。 大部分AMEC生產的設備是銷往中國大陸，新加坡以及臺灣地區，而現在公司開始向歐洲和美國地區拓展業務。 AMEC公司生產的設備主要活躍在電介質蝕刻生產領域，他們初期生產的設備基本被用于半導體器件中非關鍵層的蝕刻成型，不過AMEC的新目標是將其蝕刻工具應用的目標推廣到半導體器件中更為關鍵的層結構的蝕刻中去，同時努力進入新興的TSV穿硅互聯技術用生產設備市場。 另外，公司還開發了代號為A-RIE的新設備，目前這款設備的細節未知，不過AMEC稱設備的產出量相比D-RIE將實現倍增。到今年10月份，AMEC將具備年產170臺設備的能力。 附三： 代號Rogue 全新PowerVR 6移動GPU架構公布 來自國外媒體的報道，ARM和Intel主要的GPU IP主要供應商Imagination Technologies近日公布了他們新一代Powervr Series6架構，代號為“Rogue”，ST-Ericsson已經宣布將會在他們的新一代Nova應用處理器中使用這一新的圖形架構。 這家公司的圖形技術在蘋果、德州儀器、飛思卡爾、Intel、三星、NEC等公司的處理器產品中都得到了大量的應用，比如蘋果的第一代iPhone就使用了他們的Powervr MBX圖形核心。 Imagination Technologies表示他們的新一代Powervr架構將會廣泛兼容現有的Series5系列產品，以確保應用程序開發可以平滑過渡到新的架構，不 過他們并未透露新架構的詳細參數。有媒體報道稱，Series6 IP的運行速度相比現有的Series5提高至少20倍。 同時Imagination Technologie還表示他們的圖形核心有望在2011年隨SoC片上系統銷出2億以上。目前已經有超過10款正在設計或者出樣的SoC使用他們最新 的Series5 IP，其中德州儀器的OMAP5430和OMAP5432中集成有他們的多核心Powervr SGX544MP圖形加速器，瑞薩的SH-Mobile APE5R內置有Powervr SGX543MP，索尼的NGP則使用他們的SGX543MP4圖形核心。此外有傳聞稱，下一代的iPhone和iPad也將會使用SGX543MP4圖形芯片。 附四： 從成本和技術角度看高通28nm產品為何棄用流行的HKMG工藝 大家都知道幾天前高通正式發布了現有Scorpion核心的下一代移動微處理器krait產品系列，這款新產品由于較早地采用了28nm制程，因此引起了 各方的注意。不過，與大家的期望相反，不久前高通曾經在IDEM大會上表示其大部分28nm制程的產品并不會采用當今最先進的HKMG（金屬柵極+高介電 常數絕緣層（High-k）柵結構）工藝制作，而是仍采用較為傳統的多晶硅柵+氮氧化硅絕緣層（poly/SiON）的柵極結構，那么高通為什么選擇這種 看起來不夠“時髦”的老技術呢？現在我們就一起來回顧一下高通選擇這么做的理由。
1.成本因素： 高通的營運副總裁Jim Clifford表示，選擇走poly/SiON的老路，主要是出于成本和時間方面的考慮。他在IEDM會議上稱：“High-k絕緣層天生就需要更多的掩膜層結構才可以制作出來，而這種結構相對復雜，很容易產生制造瑕疵，對制造者而言是一個挑戰。” 不過高通并沒有完全關上HKMG的門。Clifford表示：“仍然有一部分產品是需要采用HKMG技術制作的”這其中包括為平板電腦以及部分“極高端”智能手機所設計的芯片產品。高通會選擇在此類產品的運行頻率需要提高到2GHz左右時，再向這部分28nm制程產品中引入HKMG技術。不過對大多數智能手機用芯片，高通則會堅持采用更便宜的poly/SiON技術制作芯片。 Clifford還強調稱，雖然高通非常渴望自己設計的芯片產品能夠采用更先進的工藝來制作，但是為追逐摩爾定律而必須啟用這些工藝所需的如EUV光刻設備以及其它關聯技術的研究方面的巨額成本投資卻令高通十分擔憂。Clifford說：“成本控制對我們而言非常重要。” 2.技術因素： 從技術角度看，在IEDM會展期間，高通技術主管P.R. Chidambaram則在一份描述其28nm技術的文件中稱，如果某種用于制作HKMG的工藝無法為溝道提供足夠的溝道應變力，那么采用這種工藝制造出來的晶體管其性能便無法比采用傳統poly/SiON+強效溝道硅應變工藝制作的晶體管高出多少。他表示：”HKMG+強效溝道硅應變工藝的組合可以顯著提升晶體管的速度，但是采用這種工藝的成本更高，因此這種工藝更適合于用在平板電腦或超高端智能手機的場合。而采用傳統的poly/SiON工藝，則產品開發時間短，而且制程方面所負擔的風險也更小，造出的芯片瑕疵密度也更低。“ 目前大部分采用高通Snapdragon處理器核心設計的智能手機用芯片的運行頻率均在1Ghz及以下的水平，而且還可以用啟用雙核設計的方法來進一步提升性能。高通公司的高級技術經理Geoff Yeap稱高通目前售出的基于Snapdragon核心的芯片產品”數量非常巨大“，他還表示目前主要幾家芯片代工廠在high-k工藝方面”都還準備不足“。 Yeap表示高通晚些時候會將其部分產品轉向使用HKMG工藝制作。雖然HKMG晶體管由于反型層電荷的增加其驅動電流值也更大，但是也因此而增加了管子的開關電容，而對高通而言，晶體管工作在線性電流特性區的電流驅動能力（Idlin）要比工作在飽和區的電流驅動能力（Idsat）更為重要。
而雖然HKMG工藝對解決柵極的漏電問題幫助甚大，但是這種技術對硅襯底（substrate）以及漏源極的漏電卻沒有很大的改善。而高通則在其采用28nm poly/SiON工藝的晶體管中采用了阱偏置技術（ well biasing，一種可以改變襯底偏置電壓，以減小襯底漏電的技術），以及包含門控時鐘(clock gating簡言之就是在某模塊空閑的時候可切斷其時鐘信號供應的控制門電路技術)和門控電源(power gating 簡言之即為在某晶體管模塊空閑的時候可徹底切斷其電源供應的控制門電路技術)等技術在內的多種電路技術來控制芯片的漏電損耗。Chidambaram還介紹了該產品中應用的某種特殊的門控電源設計，并稱這種技術是在高通和其未透露公司名的芯片代工伙伴的共同努力下開發出來的。 當然放開HKMG還是poly/SiON的話題不談，光是從45nm節點升級到28nm節點，高通也可以從中獲利不少，這部分相信大家都已經很清楚，這里就不再羅嗦了。 3 外界的看法： 在IEDM會議上，許多技術專家都為高通決定仍走poly/SiON工藝路線的決定感到驚訝，因為一般都認為HKMG可以更好的控制溝道性能，而且工藝升級余地也更大。總體上看，目前poly/SiON工藝遇到的主要障礙是柵氧化層的等效厚度由于柵極漏電等問題的存在從90nm節點制程起便難以進一步縮小，以至于需要依賴硅應變技術來提升晶體管的速度，而HKMG則可以解決這個問題。 4 關于高通28nm產品代工商的推理分析： 至于高通這些28nm產品可能的代工商方面，臺積電和GlobalFoundries都與高通有代工合作關系。而我們已經知道臺積電將啟用三種不同的28nm制程工藝技術，這三種制程工藝分別是：1-“低功耗氮氧化硅柵極絕緣層（SiON）工藝”（代號28LP）；2-"High-K+金屬柵極（HKMG）高性能工藝“（代號28HP）；3-”低功耗型HKMG工藝“（代號28HPL）。所以從臺積電的情況看其28LP工藝正好滿足高通28nm產品的規格。 而據GlobalFoundries此前公布的工藝技術路線圖顯示，GlobalFoundries生產的28nm低功耗（28nm LP）及高性能（28nm HP）芯片產品均會使用gate-first HKMG工藝，這樣，除非GlobalFoundries沒份代工大部分高通28nm制程芯片，否則高通走28nm poly/SiON工藝路線的決定，不免會令人猜測他們會不會為高通這個可以算作代工廠商最大客戶的合作伙伴而對自己的工藝技術路線圖做些修改。不過Clifford表示不愿為哪家廠商將代工其28nm芯片產品作任何評論，稱代工商的具體人選還在內部討論的過程中。 有趣的是，盡管GlobalFoundries的發言人在IDEM會上大肆宣傳稱其28nm工藝是基于gate-first HKMG工藝基礎上的，但他又表示：“不過，我們也本著特事特辦的精神，正在為滿足某些來自特殊客戶的特殊請求而為某些特殊產品提供基于28nm Poly/SiON制程的代工，這類產品并不需要HKMG技術帶來的性能提升和漏電降低優勢。”而且GlobalFoundries也不會為28 nm Poly/SiON技術建立一整套完備的電路設計系統。 他還表示GlobalFoundries轉向HKMG工藝的計劃“仍然在正常進行中，我們認為這種工藝對客戶的吸引力是非常大的。我們預計HKMG會成為28nm低功耗移動設備用產品，以及28nm高性能設備用產品的絕對主流工藝。”GlobalFoundries還稱目前已經有多家客戶的芯片產品處于硅片驗證階段，而且公司旗下的德累斯頓Fab1工廠也已經在測試相關的原型芯片，很快便會進入試產階段。 GlobalFoundries與臺積電目前因所用HKMG工藝的不同而在市場上火藥味很濃：GlobalFoundries在28nm會使用gate first型HKMG工藝，而臺積電則會使用Gate-last HKMG工藝。GlobalFoundries還宣稱自己的Gate first HKMG工藝在成本方面要比臺積電的Gate-last HKMG工藝節能約10-15%左右。 最后，高通的高管Yeap表示在下一代22/20nm節點，高通計劃在幾乎自己的所有芯片產品中啟用HKMG工藝。 附五： FinFET技術奠基人看FinFET與FDSOI技術之爭 12年前，胡正明教授在加州大學領導著一個由美國國防部高級研究計劃局（DARPA）出資贊助的研究小組，當時他們的研究目標是CMOS技術如何拓展到 25nm領域，當時的研究結果顯示有兩種途徑可以實現這種目的：一是立體型結構的FinFET晶體管，另外一種是基于SOI的超薄絕緣層上硅體技術 (UTB-SOI,也就是我們常說的FDSOI晶體管技術)。
胡正明教授是臺積電的特聘教授，他還曾經擔任過臺積電公司的首席技術官，此外他還是中科院外籍院士，他在半導體界最著名的成就是研制出了FinFET立體型晶體管技術。 不過，要讓UTB-SOI正常工作，絕緣層上硅膜的厚度應限制在柵長的四分之一左右。對25nm柵長的晶體管而言，胡教授認為UTB-SOI的硅膜厚度應被控制在5nm左右。 胡教授及其團隊成員發表了有關FinFET(1999年發布)和UTB-SOI(2000年發布)的技術文章后，大部分半導體廠商的開發工作方向轉向了FinFET技術，因為他們都認為要想制造出UTB-SOI上如此薄的硅膜實在太困難了。 胡教授說：“我當時覺得我們恐怕沒有辦法搞到可以滿足這種條件的SOI基體，沒有公司能夠對外供應硅膜厚度僅有5nm（50埃，僅相當12-15個硅原子的尺寸）的SOI晶圓。我當時覺得這不太可能實現，或者說等人們具備這種技術能力時，FinFET技術可能已經得到了充分的發展。不過兩年前法國Soitec公司改變了這種情況，他們開始推出300mm UTB-SOI的晶圓樣品，這些晶圓的頂層硅膜原始厚度只有12nm，然后再經處理去掉頂部的7nm厚度硅膜，最后便可得到5nm厚度的硅膜。這便為UTB-SOI技術的實用化鋪平了道路。” 胡教授認為，FinFET和UTB-SOI技術是可以并存的，不過在未來幾年內，兩者都會想盡辦法彼此超越對方成為主流技術。其中Intel有可能會采用FinFET技術，原因是這種技術可以讓微處理器的性能相對更強。 他說：“我覺得兩種技術至少在發展的初期會并駕齊驅，FinFET技術正在量產化的進程中。對Intel而言，UTB-SOI技術制造的器件可能速度上不夠快，因此我們假設Intel可能會使用FinFET技術。對臺積電而言，在兩種技術中他們會首先采用FinFET技術，畢竟他們在此方面已經進行了大量的開發投資，而且臺積電有大量FinFET適用的應用，高性能應用便是其中之一。” 不過UTB-SOI則在研發復雜性上更有優勢(因UTB-SOI仍可采用傳統的平面型晶體管技術，而FinFET則是立體晶體管技術)。“我認為UTB-SOI將來會有市場，因為這種技術的復雜程度要低于FinFET.芯片制造公司只需要買來UTB-SOI晶圓即可。對頻率要求較低的低功耗型應用，UTB-SOI技術將是一個有趣的新選擇。” 時間方面，他認為臺積電公司會在14nm節點開始采用FinFET技術，然后則會為低功耗產品的用戶推出應用了UTB-SOI技術的產品。而聯電公司則會減輕對FinFET技術的投資力度，并直接轉向UTB-SOI技術。 他還說：“對下一代半導體芯片產品而言（這里指22/20nm節點之后的下一代），FinFET和UTB-SOI均會有自己的用武之地。不過兩者將呈現水火難容的競爭態勢。而除非UTB-SOI可以達到較高的性能表現，否則無法擊敗FinFET技術。不過對許多芯片制造公司而言，仍可找到適用UTB-SOI技術的許多應用。所以我認為這兩種技術都有可能實現并擁有各自的市場，而且在未來一長段時間內，兩種技術會長期并存，不過我覺得這是個好現象，至少我們現在有了可選擇的余地。” |
