|
楷登電子（美國 Cadence 公司）今日正式發(fā)布 Cadence Virtuoso 定制 IC 設(shè)計平臺的技術(shù)升級和擴(kuò)展，進(jìn)一步提高電子系統(tǒng)和 IC 設(shè)計的生產(chǎn)力。新技術(shù)涉及 Virtuoso 系列幾乎所有產(chǎn)品，旨在為系統(tǒng)工程師提供更穩(wěn)健的設(shè)計環(huán)境和生態(tài)系統(tǒng)，助其實現(xiàn)并分析復(fù)雜芯片、封裝、電路板和系統(tǒng)。 如需了解全新 Virtuoso 平臺的詳細(xì)內(nèi)容，請參閱https://www.cadence.com/go/virtuoso-whats-new.html 增強(qiáng)版 Virtuoso 系統(tǒng)設(shè)計平臺 Virtuoso 平臺 2018全新內(nèi)容中，最重要的是去年發(fā)布且榮獲獎項的 Virtuoso System Design Platform，基于全面升級和擴(kuò)展的Virtuoso 系統(tǒng)設(shè)計平臺,設(shè)計師可以無縫編輯并分析最復(fù)雜的異構(gòu)系統(tǒng)。封裝、光電、IC 模擬與 RF 工程師皆可在同一個平臺上操作并充分使用 Virtuoso平臺深具信任的完整設(shè)計應(yīng)用。 新系統(tǒng)設(shè)計環(huán)境的核心是集合了多項新技術(shù)允許設(shè)計師在同一平臺下對不同工藝不同技術(shù)的設(shè)計進(jìn)行同步編輯。同時該系統(tǒng)設(shè)計平臺與 Cadence SIP Layout方案以及Sigrity™ 分析技術(shù)實現(xiàn)無縫互聯(lián)，為設(shè)計師提供完整的“芯片至電路板”設(shè)計工具。 Virtuoso 高階節(jié)點設(shè)計與布局 全新發(fā)布的 Virtuoso 平臺中，Cadence 采用了創(chuàng)新的高階節(jié)點技術(shù)，實現(xiàn)從 22nm 到 5nm所有工藝的設(shè)計加速。通過與領(lǐng)先代工廠、生態(tài)系統(tǒng)合作伙伴及客戶的緊密合作，Cadence研發(fā)出可以利用創(chuàng)新方法自動管理工藝復(fù)雜度的先進(jìn)技術(shù)，幫助設(shè)計師更加專注于設(shè)計目標(biāo)。在電路設(shè)計和分析方面，針對 FinFET 設(shè)計開發(fā)的先進(jìn)統(tǒng)計算法可以在設(shè)計早期發(fā)現(xiàn)工藝參量變化引起的電路性能波動，將工藝參量變化對設(shè)計影響的分析時間減少約 20%。 布局設(shè)計方面，一種獨特的多網(wǎng)格系統(tǒng)可以提取最新 7nm 和 5nm 工藝的復(fù)雜設(shè)計規(guī)則，同時允許設(shè)計師增加布局和布線技術(shù)的使用，大幅提升布局設(shè)計的生產(chǎn)力。在 7nm 節(jié)點下，上述優(yōu)化可將布局工作量減少 3 倍以上。 Virtuoso 先進(jìn)設(shè)計方法學(xué)與自動化 Cadence 研發(fā)了多項提升模擬設(shè)計和分析的技術(shù)。通過與 Cadence Spectre 電路仿真器集成，并采用先進(jìn)分析技術(shù)減少設(shè)計迭代，Virtuoso 模擬設(shè)計環(huán)境（ADE）的仿真吞吐量提升高達(dá) 3 倍。Virtuoso ADE Verifier也加入了專屬新功能，匯集了跨領(lǐng)域電氣規(guī)范，使實現(xiàn)標(biāo)準(zhǔn)合規(guī)（ISO 26262 等標(biāo)準(zhǔn)）的難度降低了約 30%。 憑借保障電路完整性和性能的一系列專屬設(shè)計技術(shù)，Virtuoso 布局環(huán)境正從“電氣感知布局”進(jìn)化為業(yè)界首個“電氣和仿真驅(qū)動”的布局方式。全新仿真驅(qū)動布局可以解決關(guān)鍵電路和高階節(jié)點設(shè)計中的許多電遷移（EM）和寄生問題。為了提高布局的自動化水平，新環(huán)境加入了多項針對層次化版圖規(guī)劃的突破性技術(shù)，以及全新的布局和布線自動化技術(shù)，大幅提高布局設(shè)計生產(chǎn)力，并縮短布局時間。 鑒于當(dāng)今芯片的復(fù)雜程度愈演愈烈，其中一個很大的設(shè)計難題是如何將布局任務(wù)在設(shè)計團(tuán)隊間進(jìn)行合理分配。增強(qiáng)版 Virtuoso 平臺加入了創(chuàng)新的并行實時團(tuán)隊設(shè)計編輯功能，允許團(tuán)隊對布局任務(wù)進(jìn)行分配并探索各種假設(shè)情形。這一功能對設(shè)計規(guī)則檢查（DRC）的修改、芯片完成和人工布線都十分有用。 Cadence 預(yù)計，電氣驅(qū)動布線和走線編輯、實時設(shè)計編輯與革命性設(shè)計規(guī)劃技術(shù)的全新布局環(huán)境可以將生產(chǎn)力提升達(dá) 50%。 “在Bosch，當(dāng)我們設(shè)計關(guān)鍵任務(wù)的系統(tǒng)時，可靠性是我們的第一考量。我們對 EDA 工具的要求是，其不僅能幫助我們的工程師高效地設(shè)計、分析、布排電路，達(dá)到可靠性標(biāo)準(zhǔn)，而且還不能拖累項目的整體生產(chǎn)力，”Bosch公司 EDA 高級項目經(jīng)理 Göran Jerke 表示。“通過與 Cadence 的長期合作，我們在過去的電氣感知布局和最新的電氣驅(qū)動布局方面都取得了寶貴成果。” “我們的目標(biāo)是向客戶提供最完整的解決方案，通過貫通芯片、封裝、模組和電路板等各設(shè)計領(lǐng)域的無縫互聯(lián)流程，幫助客戶更好地設(shè)計并驗證包括模擬、混合信號、RF和光電產(chǎn)品在內(nèi)的各種異構(gòu)系統(tǒng)，” Cadence 公司資深副總裁兼定制 IC 和 PCB 事業(yè)部總經(jīng)理Tom Beckley 表示。“全新 Virtuoso 平臺是在大獲成功的 Virtuoso 電氣感知設(shè)計布局套件基礎(chǔ)之上開發(fā)而成的，它突破性的分析功能與電氣驅(qū)動布局功能可以提升設(shè)計實現(xiàn)的可靠性。此外，它還能支持包括 5nm 節(jié)點在內(nèi)的最先進(jìn)工藝技術(shù)。通過與領(lǐng)先代工廠、生態(tài)系統(tǒng)合作伙伴和客戶展開合作，我們成功實現(xiàn)了定制和仿真設(shè)計方法學(xué)的大幅增強(qiáng)。” |
