|
無線電系統會因為各種各樣的原因而采用基于鎖相環（PLL）技術的頻率合成器。PLL的好處包括： （1）易于集成到IC中。 （2）無線信道間隔中的靈活性。 （3）可獲得高性能。 （4）頻率合成器外形尺寸較小。 本文向讀者介紹PLL應用中頗具價值的注意事項和使用技巧。 PLL概述 簡單的PLL由頻率基準、相位檢波器、電荷泵、環路濾波器和壓控振蕩器（VCO）組成。基于PLL技術的頻率合成器將增加兩個分頻器：一個用于降低基準頻率，另一個則用于對VCO進行分頻。而且，將相位檢波器和電荷泵組合在一個功能塊中也很容易，以便進行分析（見圖1）。簡單的PLL上所增設的這些數字分頻器電路實現了工作頻率的輕松調節。處理器將簡單地把一個新的分頻值“寫入”到位于PLL中的寄存器中，更新VCO的工作頻率，并由此改變無線設備的工作信道。 PLL工作原理 PLL是作為閉環控制系統工作，用于比較基準信號與VCO的相位。增設基準和反饋分頻器的頻率合成器負責比較兩個由分頻器的設定值調節相位。該相位比較在相位檢波器中完成，在大多數系統中，這種相位檢波器是一個相位和頻率檢波器。該相位-頻率檢波器生成一個誤差電壓，此誤差電壓在±2π的相位誤差范圍內近似為線性，并在誤差大于±2π的情況下保持恒定。相位-頻率比較器所采用的這種雙模式操作可生成針對大頻率誤差（比如，當PLL在上電期間起動時）的較快的PLL鎖定時間，并避免被鎖定于諧波之上。 ---VCO利用調諧電壓生成一個頻率。VCO可以是模塊、IC，也可由分立元件來制成。圖2示出了一個位于MAX2361發送器IC內部的、采用有源元件制作的VCO。諧振回路和變容二極管是外置的，使得設計工程師能夠對IF（中頻）LO（本機振蕩器）進行獨特的規定，以便對特定的無線電頻率方案提供支持。 環路濾波器對由相位-頻率檢波器的電荷泵所產生的電流脈沖進行積分，以生成施加于VCO的調諧電壓。傳統的做法是使來自環路濾波器的調諧電壓升高（變為更大的正值），以使VCO的相位超前并提高VCO的頻率。環路濾波器可以采用諸如電阻器和電容器等無源元件來實現，也可采用一個運算放大器。環路濾波器的時間常數以及VCO、相位檢波器和分頻器的增益將設定PLL帶寬。PLL帶寬決定了瞬態響應、基準寄生電平和噪聲濾波特性。在PLL帶寬之內，頻率合成器輸出端上的相位噪聲主要是相位檢波器相位噪聲；而在PLL帶寬之外，輸出相位噪聲則主要源自VCO相位噪聲。 頻率合成器PLL基準輸入是一個穩定、無干擾的恒定頻率信號。在大多數無線電設備中都采用了某種形式的晶體振蕩器，原因是其相位噪聲非常低，而且其頻率穩定并進行了精確的規定。PLL將對該基準進行分頻，以提供一個用于相位-頻率檢波器的較低頻率。這一較低的頻率將設定用于檢波器的比較率，并通過使反饋分頻器設定值以“1”的幅度遞增的方法來設立可行的最小頻率步進。這變成了合成器的頻率分辨率（即頻率步長），它應該等于或小于正在設計之中的無線電系統的信道間隔。利用由反饋分頻器按比例縮小的VCO的輸出，相位檢波器和環路濾波器生成了一個調諧電壓。基于上述說明，VCO的工作頻率為： 例如，若基準頻率為20MHz，且基準分頻器值為2000，則一個88103的反饋分頻器設定值將產生一個如下的VCO頻率： (20MHz/2000)×88103=881.03 MHz 由于比較頻率為10kHz，因此，使反饋分頻器設定值增加1（即變為88104）將產生一個數值為881.04MHz的VCO頻率。 該頻率合成器將基準頻率倍頻至UHF波段。采用這種PLL倍頻法會引發一個不良的后果，即環路帶寬內的相位噪聲有所增加。在環路帶寬內，PLL噪聲層的增幅為20log(N)。在上文所述的場合中，相位噪聲將增加20log(88103) = 98.89dB！這就是基準振蕩器必須非常干凈的原因。環路的動作將使噪聲層增加100dB左右，所以，如果想獲得滿足當今無線電通信需要的足夠輸出質量，就必須采用高Q值晶體振蕩器。 使PLL正常運作 VCO部分 因為VCO由PLL頻率合成器來生成信號輸出，所以PLL的絕大部分性能都是由它決定的。如果VCO未能正確地運作，則許多性能參數都將受到影響。在調試階段的初期應對VCO進行測試，以確保其提供預定的頻率范圍、增益和輸出電平。如果只是想測試VCO，則需對PLL進行修正，以取消閉環控制。“斷開”環路的一種常用方法是使R3開路（見圖2），并在C4的兩端施加一個實驗室電源，這樣就使得VCO調諧電壓能夠在期望的范圍內改變。當調諧電壓改變時，應在一個頻率計數器（或頻譜分析儀）上監視VCO的工作頻率。記錄若干調諧電壓設定值條件下的VCO工作頻率。 ● VCO是否位于正確的頻率上？ 利用由上述的簡單測試所獲得的數據，您將可以對VCO能否工作于期望的頻率之上做出快速評估。如果VCO產生一個位于183MHz頻率之上IF LO（中頻本機振蕩器），而測試中所記錄的最低頻率為187MHz，則PLL將無法進行正確的相位鎖定。為了對該條件進行校正，應核實VCO振蕩回路中的所有諧振元件均具有所需的參數值。例如，若諧振電路電感器L1（見圖2）過小，則諧振頻率將被提升。 應始終牢記用于描述一個簡單的LC諧振電路的諧振頻率的方程式： Fres為諧振頻率（單位：Hz）。 L為電感值（單位：H）。 C為電容值（單位：F）。 ● 是否安裝了正確的元器件？ ---電抗元件的尺寸非常之小，以致于無法印上可見標簽。這就意味著VCO當中的元件的最為容易的測試方法是采用已知數值的元件來進行替換。由于第一塊電路板的組裝可能是手工完成的，因此很有可能在PCB上焊接了參數值不正確的元件。可根據需要來替換振蕩回路中的元件，以使VCO頻率接近期望的工作點。 ---您可以按照表1所述對VCO進行校正，但PLL仍然有可能出現問題。如果VCO的調諧增益與計算環路濾波元件參數值時所采用的數值相差較大，則環路有可能發生振蕩。在圖3中，應注意的是由原型設計所獲得的實驗室數據繪制的曲線的斜率。反饋環路穩定性的獲得要求環路增益位于特定的范圍內。如果VCO處于正確的頻率之上但增益誤差較大，則環路本身將發生振蕩并導致VCO在眾多的頻率上被調制。在開環條件下使用您的VCO數據，以驗證環路增益接近您的設計目標值。如果VCO的調諧增益過高，則變容二極管將被過于緊密地耦合至諧振電路。應確認安裝了正確的變容二極管。將變容二極管耦合至振蕩回路的電容器（圖2中的C2和C3）可能數值過大。反過來，如果VCO調諧增益較低，則或許需要增大C2和C3的數值。 分頻器 ● 分頻器能否在期望的頻率上工作？ PLL設計往往會忽視數字分頻器的規格。分頻器的工作狀況一般是良好的，但由于不能始終保持這種良好的工作狀態，因此PLL有時無法獲得預期的工作性能。所有的分頻器都具有針對最大輸入頻率（FMAX）和最小輸入電平的規格。在一個忽視了FMAX規格的設計中，分頻器將“丟失脈沖”。閉環隨后將檢測出VCO的頻率過低并使調諧電壓進一步走高。分頻器將丟失更多的脈沖，而且，環路將試圖把VCO提升至一個更高的頻率上。環路將進入一個“閉鎖”狀態，此時，VCO調諧電壓被保持在正電源電壓上。這里，在工作上容易使人產生誤解的問題是反饋分頻器不僅必須對VCO的預期輸出進行分頻，而且還必須對VCO在鎖定和解鎖條件下有可能產生的最高頻率進行正確的分頻。為了使環路可靠地運行，在啟動或信道變更時所遇到的瞬變條件不得引發反饋極性反轉。 ● VCO的幅度是否足以驅動分頻器？ 反饋分頻器的運作也有一個最小信號幅度要求。應確保到達分頻器的VCO信號電平在VCO的整個頻率范圍內都遠遠高于數據表所給出的最小值。當信號電平過低時，分頻器通常將丟失脈沖，從而使得PLL無法獲得穩定的穩態操作。 ● 是否采用了正確的數值對分頻器進行編程？ 如果分頻器控制寄存器被裝入了錯誤的數值，則PLL將不會產生正確的頻率。在許多接收機嵌入型PLL（尤其是那些采用正交發生電路的應用）中常見的固定一比二分頻器往往會被忽視。最后，由于串行總線上的故障數據傳輸的緣故，PLL控制寄存器有可能被裝入錯誤數據。設置于串行總線線路之上、用于對噪聲和干擾控制提供幫助的RC網絡有可能導致不正確的數據傳輸。需要采用一個示波器來確認總線定時要求得到滿足，而且被提供至PLL IC引腳的數據是有效的。 環路濾波器 環路濾波器用于設定PLL的帶寬、瞬態響應，并對噪聲頻譜進行整形。 ● 環路濾波器中是否安裝了正確的元件？ 如果安裝了錯誤的元器件，帶寬就有可能過寬，從而導致在PLL輸出端上產生基準頻率寄生邊帶。帶寬也有可能過窄，造成VCO相位噪聲充斥輸出頻譜且穩定時間過長。如果阻尼因數過低，則環路將發生振蕩。極化濾波電容器具有很高的漏電流，因而會導致環路持續地采用大電荷泵脈沖來進行校正。這種持續的校正操作將使得基準頻率寄生邊帶比預想的要大。應安裝低漏電電容器（陶瓷、云母、聚合物薄膜電容器）來改善此性能。 ● 有源濾波器中的運算放大器是否處于飽和狀態？ 不帶片上電荷泵的PLL將具有用于控制“升壓、降壓”條件的相位檢波器輸出。這些PLL常常采用一個有源環路濾波器。在采用有源環路濾波器的場合，運算放大器的輸入級有可能在每個來自相位-頻率檢波器的校正脈沖上發生飽和。由于并未對退出這種飽和狀態做出精確的規定或控制，因此，環路動態性能將無法達到設計指標。解決方案是“分離”運算放大器的輸入電阻器，并在響應中設置一個極點。這將防止快速脈沖邊沿到達運算放大器輸入端，從而避免發生脈沖式的飽和現象。必須檢查該附加極點對環路穩定性的影響，因為它將減少設計的相位余量。 同樣，有些運算放大器輸入級也會在上電條件下“改變極性”，從而導致環路因為過量的正反饋而發生飽和。這里，解決方案是選擇一個不受上電瞬變條件干擾的運算放大器。 相位-頻率檢波器和電荷泵 相位-頻率檢波器和電荷泵通常是與其他PLL電路集成在一起的，因此，如果它們設計得過于嚴格的話，則幾乎沒有應付困難情形的余地。所以我們不得不期待著留有一些容錯空間。 大多數IC中的相位-頻率檢波器其操作的某些方式都是由寄存器值來設置的。檢波器的極性可在軟件控制下進行設定，而且，電荷泵電流的大小可以具有多個用戶定義值。 ● 相位檢波器的極性設定正確嗎？ 相位檢波器控制允許PLL IC在VCO增益為正值或負值的情況下運行，或對一個有源環路濾波器中的信號反相進行補償。應確認相位檢波器的極性是正確的，以使其能夠與指定的VCO和環路濾波器一道運作。如果采用以地電位或電源軌為基準的控制電壓來使環路閉鎖，則執行一個簡單的位反轉或許就是使PLL運行所需完成的全部工作。 ● 電荷泵電流是否為期望值？ 電荷泵同樣（常常）也是由用戶來控制的。這樣很方便，因為它允許頻率合成器在一個很寬的調諧范圍內操作，并可在所關心的頻帶內對PLL的增益變化進行校正。如此可在低、中以及高VCO頻率條件下獲得相似的環路動態性能和噪聲特性。如果當頻率合成器在其頻帶內進行調諧時電荷泵電流未被改變，則噪聲邊帶和調諧時間均會發生變化。如果在一個工作性能良好的PLL中出現上述任何一種癥狀，則表明電荷泵電流可能設定得過低、過高，或正在進行與應用不相適合的改變。 印刷電路板 PLL通常需要考慮的最后一個方面便是印刷電路板（PCB）的影響。正如許多RF工程師所熟知的那樣，PCB是系統至關重要的一個部分，因此正確的設計準則是必須遵循的。通常，需在濾波器區域采用正確的凈化處理工藝清除污染物，改善PLL性能。還須注意： ● VCO調諧線路是否采取了屏蔽措施？ 調諧電壓非常微小的變化也會使一個高增益VCO產生很大的頻率偏移。VCO調諧線路具有高阻抗，而且，噪聲會很容易地耦合至線路上并對VCO進行調制。數字信號走線不得布設在VCO調諧線路的附近。經驗豐富的工程師將會避免在VCO調諧線路的近旁排布任何信號走線，其目的就是要防止頻率合成器的性能受到任何的影響。對于這種噪聲耦合，PLL的作用的確略有幫助；環路帶寬內的低頻噪聲可由環路的過量增益來予以校正。 ● VCO是否被屏蔽？ VCO的作用相當于一個具有增益的窄帶帶通濾波器。任何具有靠近VCO諧振點的頻率內容的噪聲都會很容易地被耦合至VCO并對其進行調制。如果VCO在一個“穩固的”晶體振蕩器的某個諧波上進行調諧，則可以預料，當諧波能量被耦合至VCO振蕩回路中時就會產生寄生輸出。 結論 通過對PLL各個部分的了解和評估，設計工程師能夠迅速地使頻率合成器開始運行。借助本文所提供的技術和信息，即可對頻率合成器進行快速調試，并隨時對無線電系統進行詳細的性能評估。 |
