晶振和電容、電阻有什么關(guān)系

凱越翔電子

晶振有很多參數(shù)，其中包括電容和電阻。這些參數(shù)究竟是什么，對(duì)晶振來說又有什么作用？

晶振的負(fù)載電容，負(fù)載電容是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負(fù)載電容。要求高的場合還要考慮ic輸入端的對(duì)地電容。一般晶振兩端所接電容是所要求的負(fù)載電容的兩倍。這樣并聯(lián)起來就接近負(fù)載電容了。

晶振的負(fù)載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C

http://www.kaiyuexiang.com/index.aspx

http://www.kyxcrystal.com/

各種邏輯芯片的晶振引腳可以等效為電容三點(diǎn)式振蕩器。晶振引腳的內(nèi)部通常是一個(gè)反相器, 或者是奇數(shù)個(gè)反相器串聯(lián)。在晶振輸出引腳XO和晶振輸入引腳 XI 之間用一個(gè)電阻連接, 對(duì)于CMOS芯片通常是數(shù)M到數(shù)十M歐之間。很多芯片的引腳內(nèi)部已經(jīng)包含了這個(gè)電阻, 引腳外部就不用接了。這個(gè)電阻是為了使反相器在振蕩初始時(shí)處與線性狀態(tài), 反相器就如同一個(gè)有很大增益的放大器, 以便于起振。石英晶體也連接在晶振引腳的輸入和輸出之間, 等效為一個(gè)并聯(lián)諧振回路, 振蕩頻率應(yīng)該是石英晶體的并聯(lián)諧振頻率。晶體旁邊的兩個(gè)電容接地, 實(shí)際上就是電容三點(diǎn)式電路的分壓電容, 接地點(diǎn)就是分壓點(diǎn)。以接地點(diǎn)即分壓點(diǎn)為參考點(diǎn), 振蕩引腳的輸入和輸出是反相的, 但從并聯(lián)諧振回路即石英晶體兩端來看, 形成一個(gè)正反饋以保證電路持續(xù)振蕩。在芯片設(shè)計(jì)時(shí), 這兩個(gè)電容就已經(jīng)形成了, 一般是兩個(gè)的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不一定適合很寬的頻率范圍。外接時(shí)大約是數(shù)PF到數(shù)十PF, 依頻率和石英晶體的特性而定。需要注意的是: 這兩個(gè)電容串聯(lián)的值是并聯(lián)在諧振回路上的, 會(huì)影響振蕩頻率。當(dāng)兩個(gè)電容量相等時(shí), 反饋系數(shù)是 0.5, 一般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩(wěn)定可以減小輸入端對(duì)地電容量, 而增加輸出端的值以提高反饋量。

晶振輸入輸出連接的電阻作用是產(chǎn)生負(fù)反饋，保證放大器工作在高增益的線性區(qū)，同時(shí)起到限流的作用，防止反向器輸出對(duì)晶振過驅(qū)動(dòng)，損壞晶振。這個(gè)電阻是為了使本來為邏輯反相器的器件工作在線性區(qū), 以獲得增益, 在飽和區(qū)是沒有增益的, 而沒有增益是無法振蕩的。如果用芯片中的反相器來作振蕩, 必須外接這個(gè)電阻, 對(duì)于CMOS而言可以是1M以上, 對(duì)于TTL則比較復(fù)雜, 視不同類型而定。如果是芯片指定的晶振引腳, 如在某些微處理器中, 常常可以不加, 因?yàn)樾酒瑑?nèi)部已經(jīng)制作了。

電阻的作用是將電路內(nèi)部的反向器加一個(gè)反饋回路，形成放大器，當(dāng)晶體并在其中會(huì)使反饋回路的交流等效按照晶體頻率諧振，由于晶體的Q值非常高，因此電阻在很大的范圍變化都不會(huì)影響輸出頻率。