|
該解決方案結(jié)合Virtuoso平臺(tái)與Allegro及Sigrity技術(shù)，進(jìn)一步簡(jiǎn)化設(shè)計(jì)流程，大幅提高設(shè)計(jì)效率，縮短設(shè)計(jì)周期 楷登電子（美國(guó)Cadence公司）今日發(fā)布全新Cadence Virtuoso System Design Platform（Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)），結(jié)合Cadence Virtuoso平臺(tái)與Allegro 及Sigrity技術(shù)，打造一個(gè)正式的、優(yōu)化的自動(dòng)協(xié)同設(shè)計(jì)與驗(yàn)證流程。多項(xiàng)跨平臺(tái)技術(shù)的高度集成幫助設(shè)計(jì)工程師實(shí)現(xiàn)芯片、封裝和電路板的同步和協(xié)同設(shè)計(jì)。這一過(guò)程在此之前只能通過(guò)手動(dòng)完成，全新Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)可以實(shí)現(xiàn)流程自動(dòng)化，大幅降低出錯(cuò)概率，并將IC和封裝之間連接關(guān)系檢查比對(duì)（LVS）的時(shí)間由數(shù)天縮短至數(shù)分鐘。如需了解更多詳細(xì)內(nèi)容，請(qǐng)?jiān)L問(wèn)www.cadence.com/go/virtuososdp。 迄今為止，硅技術(shù)的進(jìn)步一直游刃有余地推動(dòng)微電子產(chǎn)品的升級(jí)和更迭；但就在不久前，峰回路轉(zhuǎn)。鑒于現(xiàn)如今芯片、封裝和電路板的高度復(fù)雜性，無(wú)論使用硅材料與否，高性能系統(tǒng)設(shè)計(jì)都必不可少。這一趨勢(shì)下，越來(lái)越多的設(shè)計(jì)師希望在單一產(chǎn)品中集成多項(xiàng)異構(gòu)技術(shù)，這不僅會(huì)影響IC性能和功能，也給半導(dǎo)體公司帶來(lái)了各種新挑戰(zhàn)。為解決這些難題，Cadence推出了全新跨平臺(tái)解決方案，實(shí)現(xiàn)封裝或模組的自動(dòng)化流程設(shè)計(jì)，并支持包含多顆基于不同工藝設(shè)計(jì)套件（PDKs)的IC及相應(yīng)片外器件的情況。 Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)幫助IC設(shè)計(jì)師實(shí)現(xiàn)在IC驗(yàn)證流程階段及早考慮系統(tǒng)級(jí)布局寄生，并將封裝／電路板級(jí)版圖互聯(lián)信息與IC版圖寄生電學(xué)模型結(jié)合，從而節(jié)省驗(yàn)證時(shí)間。自動(dòng)生成“考慮系統(tǒng)效應(yīng)”的電路原理圖后，設(shè)計(jì)師可以輕松打造用于最終電路級(jí)仿真的測(cè)試平臺(tái)。直到不久前，設(shè)計(jì)師還只能采用電子數(shù)據(jù)表和其他專門(mén)手段，通過(guò)耗時(shí)的手動(dòng)檢查來(lái)修正錯(cuò)誤，這個(gè)過(guò)程至少需要數(shù)日之久；流程自動(dòng)化后，Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)徹底擯棄容易出錯(cuò)的手動(dòng)流程，將系統(tǒng)級(jí)布局寄生模型與IC設(shè)計(jì)流程集成，將以往需要耗費(fèi)數(shù)日的工作縮短至數(shù)分鐘。 “我們一直都在尋找更好的解決方案，以期實(shí)現(xiàn)Virtuoso IC設(shè)計(jì)團(tuán)隊(duì)和Allegro封裝設(shè)計(jì)團(tuán)隊(duì)更緊密的協(xié)作，”東芝存儲(chǔ)公司設(shè)計(jì)方法與基礎(chǔ)設(shè)施事業(yè)部經(jīng)理Toshihiko Himeno表示�！癈adence推出全新Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)，幫助我們?cè)O(shè)計(jì)功能強(qiáng)大的層次化原理圖，在完成IC和封裝布局的同時(shí)執(zhí)行LVS檢查，并將程序庫(kù)的開(kāi)發(fā)流程自動(dòng)化。我們相信，這一全新解決方案可以幫助我們縮短設(shè)計(jì)周期。Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)不僅節(jié)約了寶貴時(shí)間，還擯棄了容易出錯(cuò)的設(shè)計(jì)流程，確保正確流片�！� “現(xiàn)如今，隨著芯片、封裝和電路板復(fù)雜性的不斷增加，獨(dú)立設(shè)計(jì)變得不再可行，”Cadence公司資深副總裁兼定制IC與PCB事業(yè)部總經(jīng)理Tom Beckley表示�！� Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)以最終產(chǎn)品為目標(biāo)，提供涵蓋芯片、封裝和電路板設(shè)計(jì)的完整工作流程，旨在幫助客戶打造最佳系統(tǒng)和設(shè)備�；谠撈脚_(tái)，客戶可以利用包括射頻、模擬、及數(shù)字設(shè)備的多種異構(gòu)IC，優(yōu)化設(shè)計(jì)，降低風(fēng)險(xiǎn)，縮短產(chǎn)品上市時(shí)間。該創(chuàng)新解決方案是Cadence系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)（System Design Enablement）戰(zhàn)略的另一關(guān)鍵成果�！� |
