|
在SSI時序邏輯電路設計中，遵循的設計準則是：在保證所設計的時序邏輯電路具有正確功能的前提下，觸發器的激勵函數應最小化，從而簡化電路結構。用卡諾圖法或公式法化簡觸發器的激勵函數，在多輸入變量時相當繁瑣甚至難以進行。因此，需要尋求多輸入時序邏輯電路簡捷設計方法。本文給出多輸入變量時序邏輯網絡的一種新型結構：將D觸發器和數據選擇器進行組合，構成既有存儲功能又有數據選擇功能的多輸入時序網絡，并給出設計過程中不需要進行函數化簡的設計技術。 1 基本原理 1．1 基本多輸入時序網絡 1．1．1 多輸入時序網絡的基本形式 用1個D觸發器和1個2選1數據選擇器構成多輸入時序網絡的基本電路，如圖1所示。 圖1中，觸發器的現態輸出Qn作為數據選擇器的A選擇輸入變量，數據選擇器的Y輸出作為觸發器的D輸入信號，數據選擇器的輸入端D0，D1作為所構成時序網絡的外部信號輸入端。 1．1．2 多輸入時序網絡基本電路的狀態方程 由D觸發器的特性方程Qn+1=D、數據選擇器的輸出邏輯表達式 的關系，得多輸入時序網絡基本電路的狀態方程： 寫成矩陣形式為： 1．1．3 已知狀態轉換關系確定時序網絡輸入矩陣參數的方法 由式(1)、式(2)有： (1)現態Qn=0時，Qn+1=D0，選擇輸入D0，由狀態轉換關系確定D0。可實現所要求的狀態轉換： 若Qn+1=O，即狀態轉換為0→O，則式(2)中的輸入矩陣應填D0=0； 若Qn+1=1，即狀態轉換為O→1，則式(2)中的輸入矩陣應填D0=使狀態產生變化的輸入變量。 (2)現態Qn=1時，Qn+1=D1，選擇輸入D1，由狀態轉換關系確定D1可實現所要求的狀態轉換： 若Qn+1=1，即狀態轉換為1→1，則式(2)中的輸入矩陣中應填D1=1； 若Qn+1=0，即狀態轉換為1→O，則式(2)中的輸入矩陣中應填D1=使狀態產生變化的輸入變量取反。 1．2 2個狀態變量的多輸入時序網絡 1．2．1 2個狀態變量多輸入時序網絡的形式 用2個D觸發器和2個4選1數據選擇器可構成有2個狀態變量的多輸入時序網絡，如圖2所示。 圖2中，觸發器的2個現態輸出 作為數據選擇器的A1A0選擇輸入變量，2個數據選擇器的Y輸出分別作為2個觸發器的D輸入信號，數據選擇器的輸入端D10～D13，D00～D03作為所構成時序網絡的外部信號輸入端。 1．2．2 兩個狀態變量多輸入時序網絡的狀態方程 按基本多輸入時序網絡的分析方法，可得狀態方程的矩陣形式為： 1．2．3 現態對輸入信號的選擇及輸入矩陣參數的確定 現態的取值組合決定所選擇的數據輸入端，而數據輸入端的輸人情況又決定次態： 已知狀態轉換關系確定式(3)中輸入矩陣參數的方法如1．1．2所述。 1．3 n個狀態變量的多輸入時序網絡 按照D觸發器的現態組合作為數據選擇器的選擇輸入變量、數據選擇器的輸出作為D觸發器輸入信號的構成方法，用n個D觸發器、n個2n選1數據選擇器組合，可構成n個狀態變量的多輸入時序網絡。 2 基于數據選擇器和D觸發器的多輸入時序邏輯電路設計 2．1 設計步驟 采用數據選擇器和D觸發器構成的多輸入時序網絡進行多輸入時序邏輯電路設計的步驟： (1)由設計要求做出最簡狀態圖； (2)根據狀態個數確定多輸入時序網絡中D觸發器、數據選擇器的個數及數據選擇器的選擇規模； (3)根據狀態轉換關系確定輸入矩陣的參數，即確定數據選擇器輸入端所接的變量或常量； (4)畫出時序邏輯圖。 2．2 應用舉例 主干道、支干道十字路口交通燈控制電路中的控制器共有4個狀態，在不同輸入信號的作用下進行狀態轉換： (1) (2) (3) (4) 控制器的狀態圖如圖3所示。 用有2個狀態變量的多輸入時序網絡實現，由圖3所示狀態圖的狀態轉換關系，可確定輸入矩陣參數為： 選用雙D觸發器74LS74和雙4選1數據選擇器74LSl53構成多輸入時序網絡并由式(4)連接輸入端畫出邏輯圖如圖4所示，其中R，C構成通電復位電路。 3 結語 基于數據選擇器和D觸發器的多輸入時序邏輯電路設計方法，適合實現互斥多變量時序邏輯電路，且在設計過程中不需要進行函數化簡，而這一過程在多變量時是相當繁瑣甚至難以進行。 |
