仿真中的問題。

只為吸引你

，大蝦們好，接觸FPGA有段時間了。從網上找了個代碼，在xilinx的ise中寫上了。但是問題來了。開發(fā)板是50Mhz的，所以它的時間就是2ns。寫的代碼是在分頻以后分到了1S鐘（一秒鐘的時間是我用的）。我在仿真結束的時間上標為20S的話（我想效果明顯點）。這時ise就崩潰了。我也理解，時間分的太細了又太長了，差了10的9次冪呢。這時我的仿真時間應該怎么設定呢。求救啊，我昨天就在整了，到今天還沒弄出來。

老郭

才給1分

只為吸引你

回復2樓老郭： 不能因為給一分就什么都不告訴吧。我點著急了，沒在意。可以改的嘛~~~，版主兄弟，有建議不啊？

xyj

Armoric

把仿真頻率提高，時間減少？不知道行不行，ISE崩潰跟你的電腦配置估計也有點關系。