仿真中的問題。

只為吸引你

，大蝦們好，接觸FPGA有段時(shí)間了。從網(wǎng)上找了個(gè)代碼，在xilinx的ise中寫上了。但是問題來了。開發(fā)板是50Mhz的，所以它的時(shí)間就是2ns。寫的代碼是在分頻以后分到了1S鐘（一秒鐘的時(shí)間是我用的）。我在仿真結(jié)束的時(shí)間上標(biāo)為20S的話（我想效果明顯點(diǎn)）。這時(shí)ise就崩潰了。我也理解，時(shí)間分的太細(xì)了又太長(zhǎng)了，差了10的9次冪呢。這時(shí)我的仿真時(shí)間應(yīng)該怎么設(shè)定呢。求救啊，我昨天就在整了，到今天還沒弄出來。

老郭

才給1分

只為吸引你

回復(fù)2樓老郭： 不能因?yàn)榻o一分就什么都不告訴吧。我點(diǎn)著急了，沒在意。可以改的嘛~~~，版主兄弟，有建議不啊？

xyj

Armoric

把仿真頻率提高，時(shí)間減少？不知道行不行，ISE崩潰跟你的電腦配置估計(jì)也有點(diǎn)關(guān)系。