|
隨著現代電子技術的發展，具有高穩定性和準確度的頻率源已經成為通信、雷達、儀器儀表、高速計算機及導航系統的主要組成部分。高性能的頻率源可通過頻率合成技術獲得。隨著大規模集成電路的發展，鎖相式頻率合成技術占有越來越重要的地位。由一個或幾個高穩定度、高準確度的參考頻率源通過數字鎖相頻率合成技術可獲得高品質的離散頻率源。 1 鎖相環頻率合成器的原理 1.1 鎖相環原理 鎖相環(PLL)是構成頻率合成器的核心部件。主要由相位比較器(PD)、壓控振蕩器(VCO)、環路濾波器(LP)和參考頻率源組成。 鎖相環是一種利用外部輸入的參考信號控制環路內部振蕩信號反饋控制電路。他的被控制量是相位，被控對象是壓控振蕩器。如圖1所示，如果鎖相環路中壓控振蕩器的輸出信號頻率發生變化，則輸入到相位比較器的信號相位θv(t)和θR(t)必然會不同，使相位比較器輸出一個與相位誤差成比例的誤差電壓Vd(t)，經環路濾波器輸出一個緩慢變化的直流電壓Vc(t)，來控制壓控振蕩器輸出信號的相位，使輸入和輸出相位差減小，直到兩信號之間的相位差等于常數。此時，壓控振蕩器的輸出信號頻率和輸入信號頻率相等，且環路處于鎖定狀態。 1.2 鎖相環頻率合成器原理 如圖2所示，鎖相環頻率合成器是由參考頻率源、參考分頻器、相位比較器、環路濾波器、壓控振蕩器、可變分頻器構成。參考分頻器對參考頻率源進行分頻，輸出信號作為相位比較器參考信號。 可變分頻器對壓控振蕩器的輸出信號進行分頻，分頻之后返回到相位比較器輸入端與參考信號進行比較。當環路處于鎖定時有f1=f2，因為f1=fr/M，f2=fo/N，所以有fo=Nfr/M。只要改變可變分頻器的分頻系數N，就可以輸出不同頻率的信號。 2 基于CD4046的鎖相環頻率合成器的設計 2.1 集成鎖相環CD4046介紹 單片集成鎖相環CD4046采用CMOS電路工藝，特點是電源電壓范圍寬(3～18 V)，輸入阻抗高(約100 MΩ)，動態功耗小。在電源電壓VDD=15 V時最高頻率可達1.2 MHz，常用在中、低頻段。CD4046內部集成了相位比較器Ⅰ、相位比較器Ⅱ、壓控振蕩器以及線性放大器、源跟隨器、整形電路等。 相位比較器Ⅰ采用異或門結構，使用時要求輸入信號占空比為50％。當兩路輸入信號的高低電平相異時，輸出信號為高電平，反之，輸出信號為低電平。相位比較器Ⅰ的捕捉能力和濾波器有關，選擇合適的濾波器可以得到較寬的捕捉范圍。 相位比較器Ⅱ由一個信號的上升沿控制，他對輸入信號的占空比要求不高，允許輸入非對稱波形，具有很寬的捕捉范圍。相位比較器Ⅱ的輸出和兩路輸入信號的頻率高低有關，當14腳的輸入信號比3腳的比較信號頻率低時，輸出為邏輯"0"，反之則輸出邏輯"1"。如果兩信號的頻率相同而相位不同，當輸人信號的相位滯后于比較信號時，相位比較器Ⅱ輸出的為正脈沖，當相位超前時則輸出為負脈沖。而當兩個輸入脈沖的頻率和相位均相同時，相位比較器Ⅱ的輸出為高阻態。 壓控振蕩器需要外接電阻R1，R2和電容C1。R1，C1是充放電元件，電阻R2起到頻率補償作用。VCO的振蕩頻率不僅和R1，R2以及C1的取值有關，還和電源電壓有關，電源電壓越高振蕩頻率越高。 CD4046引腳和外圍電路圖如圖3所示。 2.2 設計實例 本設計中參考頻率源選用COMS石英晶體多諧振蕩器產生2 MHz的矩形脈沖信號，電路如圖4所示。 可變分頻器由集成四位二進制同步加法計數器74LS161來完成。這里采用4片74LS161通過預置數的方法來實現可變分頻。為提高工作速度可采用圖5所示接法。利用同步方案最高可實現65 536分頻。預制值=65 536-N。經過可變分頻后獲得的信號是窄脈沖信號，在輸出端可利用74LS74對該信號進行二分頻，以便獲得方波信號，從而滿足相位比較器I的占空比的要求。此時實際分頻系數變為2N。 參考分頻器與可變分頻器采用同樣的電路，目的在于通過設置不同的分頻系數M，以實現不同的頻率間隔的需求。 本設計選取無源比例積分濾波器作為環路濾波器，其時間常數r=(R3+R4)C2。電路如圖6所示。 2.3 電路的調試 在調試的過程中需注意R1，R2，C1的選取，選取不同的R1，R2，C1并合理設置可變分頻系數N，就可獲得不同頻率范圍的輸出信號，同時根據所需情況注意選取合適的濾波器，設置不同的前置分頻系數即可改變頻率間隔。 3 結 語 該電路由于頻率范圍和頻率間隔可根據具體需要進行調節，且輸出信號頻率具有高穩定性和準確性，可廣泛作為離散信號源來使用，也可用于集成。此外，如用單片機對分頻器的置數端進行控制，可更加方便地實現頻率的調整。 |
