|
Metapontum 的Hippasus是大約公元前500年的一位希臘哲學家。作為畢達哥拉斯的門徒，他發現平方根具有一些很有趣的性質。本設計實例描述了一種VFC （壓-頻轉換器），它同樣利用了平方根的一個有趣特點: 平方根可以將VFC動態范圍提高幾個數量級（圖1）。 線性VFC是最古老的ADC種類之一，因其簡單和低噪特性得到廣泛應用。然而，它們有一個致命的弱點，那就是動態范圍與轉換時間成正比。由于線性VFC轉換的電壓分辨率等于滿量程參考電壓VREF除以滿量程頻率fFS，再乘以計數間隔，所以動態范圍較大時不免需要較長的計數間隔和較低的轉換速度，即使在靈巧VFC 設計提供較快的滿量程頻率時也是如此。 例如，如果采用一個3MHz的基于VFC的ADC，如Analog Devices公司的 AD7742，設計中采用2.5V 參考電壓，需要1mV的分辨率，那么所需最小計數間隔為2.5 mV /1 mV/（3 MHz）=2500/（3MHz）=833 μs。這樣的計數間隔每秒只能轉換1200次，對于很多應用，這有點太慢了。 通過采用半拋物線傳遞函數而非線性傳遞函數，“Hippasian” VFC避免了這一問題。它的工作方式是用VREF2替代了VREF。VREF2不同于線性VFC的恒定VREF，是與輸出頻率成正比的。于是有：VREF2=VREF×fOUT/fFS，fOUT=VIN×fFS/VREF2=VIN×fFS/（VREF×fOUT/fFS），（fOUT /fFS）2=VIN/VREF，得到fOUT=fFS×（VIN/VREF）1/2。 運放 A1負責生成與頻率成正比的動態參考電壓，它將VFC內部2.5V 參考電壓升壓，給雙穩態觸發器Q1和Q1以及A2供電，這些個元件構成一個高性能頻率-電壓轉換器。參考電壓精度取決于VFC輸入時鐘參考電壓的高低 50%部分的對稱性。該對稱性由雙穩態觸發器Q2 保證。 該設計對低電平信號轉換分辨率的效果非常突出。在前面的2.5V量程、 1mV轉換分辨率的例子中，采用線性 3MHz VFC需要2500次計數，833μs轉換間隔，采用Hippasian型設計只需要100次計數和33ms的轉換間隔——降至1/25。對 Hippasian VFC轉換再進行軟件線性化很容易，只需做一次乘法即可。 |
