国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

設計創新,IP先行

發布時間:2010-9-26 11:56    發布者:看門狗
關鍵詞: 創新
作者:邵樂峰

2010年是集成電路行業的景氣年份,也是中國IC設計公司從65nm向45/40nm過渡的年份。不少公司開始設計上千萬門、65nm或以下工藝的高檔SOC芯片,購買專業IP公司的成熟IP用于自己項目也逐漸被接受,IP在中國市場需求越來越大。那么,IP在新一代IC設計創新當中到底扮演者怎樣的角色?本刊就此話題對相關廠商進行了采訪。

技術挑戰日益凸顯

“在 45/40nm工藝節點下,動態和靜態漏電流迅速攀升,很多之前的IP也不能再使用,IC設計企業面臨來自設計方法學與可制造性兩個方面的挑戰。”華虹 NEC市場副總裁高峰解釋說,“因此,一個綜合工藝技術、器件模型、制造技術與設計思想與設計工具全面升級的設計方法學是需要IC設計業連同 Foundry、IP/EDA廠商共同解決的。”

上述觀點得到了Cadence公司系統及SoC實現產品管理部主管Michal Siwinski的認同。他表示,隨著工藝尺寸的縮小,模擬所有可能的工藝(光刻、CMP和隨機的工藝變異)、溫度和電壓組合(PVT)變化是很困難的,這就需要誕生新的分析工具。而另一個難題則來自于混合信號的集成。“將模擬IP與所生成的混合信號IC驗證集成非常困難,很可能成為65nm以下工藝的主要瓶頸。”Michal Siwinski說。

創意電子(Global Unichip)市場處處長黃克勤則表示,先進工藝帶來的挑戰不止局限于技術方面,經濟規模、風險管控、即時上市等方面的考慮也同樣重要。而如果單就技術層面來看,如何及時獲得可使用的IP以及確保芯片設計一次性成功,將是設計公司面臨的最主要挑戰。“舉例來說,DTV controller的芯片已經嵌入許多介面控制IP,例如USB、Ethernet、HDMI、SATA、PCI express、LVDS、Video/Audio In/Out、Antenna/RF controller和DDR memory access等,要使所有上面所有的IP都運作無誤,會是個很頭痛的問題。”



IP設計思路與流程的改變

由于電荷泄露和DFM(可制造性設計)成為關鍵,更多的客戶傾向于采用經過驗證的IP模塊。高峰認為,代工廠需要提供DFM設計的平臺和大量模型,芯片設計與制造工藝的結合越來越緊密,也促使客戶更愿意購買成熟的IP來降低設計風險,這包括模擬、RF、存儲和數字IP以及驗證IP。

“隨著公司進行更多的IP整合,很明顯在IP上每花1元人民幣將在整合上花費5元人民幣,其中驗證為最大的成本因素之一。對于更先進的節點,IP整合將比原始的IP創建更加重要,公司必須將重心放到真正差異化的領域并從其它來源獲取非差異化的設計。”Michal Siwinski說,“設計過程本身的擴展將需要遠超過RTL,以有助于硬件/軟件的協同設計和協同驗證、高級芯片規劃、高階合成以及快速和完整的功能驗證。”

Tensilica公司亞太區總監黃啓弘則將公司的應對策略定位于以使用方便、小型化、可配置的DSP處理器來替代 RTL設計。“應用可配置處理器技術,SOC設計團隊可以開發自己獨特的指令集,并為點對點數據通信定義‘端口’和‘隊列’接口,因此許多RTL狀態機都可以用專用小型DSP內核來替代,這些DSP具有更高靈活性且往往通過軟件升級就可以支持更多‘未來的技術標準’。”

為了降低設計流程缺陷和人為失誤造成的故障風險,概倫電子(Proplus)公司董事長劉志宏認為,設計簽收(SIGN-OFF)的徹底驗證是關鍵。“因此,必須建立一個完整的解決方案,擁有DFM功能、硅精準、SIGN-OFF流程,且具有最快周轉時間周期和可管理的性能和良率之間的平衡。”但他也同時提醒說,升級或復用已購買的IP同樣也會帶來簽收整體設計時的附加成本和風險。相對而言,自主設計具有更多的適應性和靈活性。但IP的特征化和管理系統往往是要求先行建立的,這對小型、初創公司將是一個額外的挑戰。

黃克勤則將主要設計流程的變化分成可印性 (Printability)、差異性(Variation)和復雜性(Complexity)。他指出,45/40nm以下的半導體元件表現不同于成熟技術元件。許多的二階效應影響元件的特性甚大,包含LOD (Length Of Diffusion) effect、WPE (Well Proximity Effect)、OCV (On-Chip Variation)等等。為了掌控這些深次微米的效應,設計工程師必須要確認晶圓廠所提供的設計套件正確地將上述物理效應完整描述。與此同時,由于 65nm制程以下SOC產品的復雜度呈指數上升,邏輯設計和物理布局工程師緊密合作將成為設計服務產業中的關鍵。

“在SoC 設計中,由于數字電路設計的可重復使用性,每次更新只需幾個月的設計時間就可以完成。但對于模擬/混合信號設計來說,很大程度上仍然是全部定制。除了成本耗時、易于出錯之外,也不易于將現有的設計輕松地移植到新的代工廠或新的工藝過程/技術節點。”S2C董事長陳睦仁對模擬/混合IP給予了更多關注,“即使在SoC中,模擬部分的電路僅占一小部分,但卻是影響產品正式上市的重要關鍵。”

如何有效利用IP降低技術門檻

通過對中國近百家Fabless設計公司統計調查顯示,2009年國內 Fabless設計公司獲取IP的主要渠道雖然還是境外IP供應商(35%),但從本土Foundry / IP供應商處獲取IP已漸成主流,約占40%,尤其包括從Foundry獲取的Foundry自有及第三方IP。

隨著工藝節點的不斷演進,產業鏈的垂直分工趨勢愈加明顯。高峰對此的建議是,Fabless公司更應該走整合設計的產品開發之路,更專注于產品規格制定與核心邏輯、關鍵算法的開發,其余部分則以整合第三方IP實現。以HH-NEC為例,其每一工藝都有相應的設計平臺支持,并且針對細分產品領域提供包括從標準單元庫、 8/32位CPU核、嵌入式非揮發性存儲器(Flash/EEPROM) IP以及周邊模擬IP等到FPGA驗證平臺在內的完整平臺解決方案。

而創意電子則在高速介面IP發展方面不遺余力,如TSMC 40nm SATA2/SAS、PCI-E Gen2、XAUI、10G SERDES、USB3.0等。“IP隨插即用一直是個遙不可及的夢想。作為一個IC設計服務公司,我們不局限于IP的大量采購以降低成本,而且也將過去 IP整合經驗帶入量產階段。GUC在今年前七個月已經完成五個40nm項目,這讓客戶風險大為降低。”黃克勤介紹說。

發展模擬IP和數模混合IP是SMIC考慮的重點。目前,SMIC已經開發儲備了超過100個IP(包括標準單元庫、USB 2.0、HDMI、DDR2/DDR3和自行開發的PLL、ADC、I/O),這些IP的驗證本身就考慮了DFM等新工藝特有的一些技術指標。

ARM 中國區總經理兼銷售副總裁吳雄昂以其物理IP高性能優化包(High Performance Optimization Package)為例,講述了在高端工藝轉化過程中,該優化包如何涵蓋ARM低漏電、高性能的邏輯庫,包括有專為Cortex-A5處理器設計的多通道設計和優化的存儲器單元,以及通過使用Multi-Vt和過載實施技術,能夠獲得進一步的性能優勢。

“對于任何新的工藝節點,我們遠在其商業化前就開始和代工廠開發測試芯片,并將任何所需的改變融入IC設計工具中,并提供所需的幫助。”可見,Cadence將關注目光更多的投向了與客戶和代工廠的緊密合作。據悉,Cadence現在已有了面向32/28nm節點的工具。此外,還提供VCAD(virtual integrated computer aided design)服務,該服務提供turn-key的設計環境,一種安全的協作基礎架構以及專家級幫助。

與市場上的其他IP解決方案不同,所有采用Tensilica可配置處理器的設計都會得到技術保護。黃啓弘解釋說,“因為可配置內核都有獨特的指令集和工具鏈,除非把包括軟件和硬件的整個設計團隊挖走,在不知曉其獨有配置文件的情況下,試圖竊取、復制或濫用tensilica DSP或微控制器內核幾乎是不可能的。”

中國IP市場的熱點和機會在哪里?

CSIP數據顯示,中國2008年IP市場只有5610萬美元,僅為全球市場的2.8%。而在2010年,中國IP市場將達到2.47億美元,占全球市場規模的6%,年均增長率高達44.9%,遠超過全球IP市場18.3%的增長率。

高峰分析認為,從國內IC設計公司的產品來看,主要的IP應用領域集中在數字音視頻、移動和無線通信、汽車電子、信息家電、信息安全和3C融合。IP交易領域則主要集中在三個領域:一是開發難度較大和應用復雜的高端CPU和DSP核;二是標準的高速總線接口IP(USB接口、PCI Express);三是高端模擬IP(PLL、ADC)。上述三類IP需求將占到總需求的一半以上。

“隨著政府扶植三網融合、3G/4G、數字電視等產業的力度加大,除了CPU外,高速串型接口IP,如HDMI、USB3.0、SATA、PCIE 以及多媒體相關IP,如Audio/Video Processor、Graphic Processor等都是值得關注的項目。”黃克勤說,“除了IP的需求,IC設計服務也會愈來愈受倚重。系統廠商外包IC設計的趨勢會愈來愈明顯,不擅長后端芯片設計和生產服務的IC設計公司也會對外尋求專業的協助,這對IC設計服務公司是一個很好的機會。”

SMIC、 ARM以及S2C等公司在接受本刊采訪時也都認為,目前IP市場機會將主要會集中在處理器(32位CPU)/DSP等高端內核IP,新型及傳統工業標準接口類IP如USB3.0、SATA III、USB2.0、DDR 2/3; 模擬及數模混合信號類IP(PLL,ADC/DAC,codec等),再有就是存儲器類IP(OTP、1T-SRAM、2T-SRAM)及一些專用IP,并且今明兩年這種局面還將繼續。
本文地址:http://m.qingdxww.cn/thread-29259-1-1.html     【打印本頁】

本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
qq847941010 發表于 2010-10-9 20:37:51
說的有道理
您需要登錄后才可以發表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區
  • 使用SAM-IoT Wx v2開發板演示AWS IoT Core應用程序
  • 使用Harmony3加速TCP/IP應用的開發培訓教程
  • 集成高級模擬外設的PIC18F-Q71家族介紹培訓教程
  • 探索PIC16F13145 MCU系列——快速概覽
  • 貿澤電子(Mouser)專區

相關視頻

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表
主站蜘蛛池模板: 亚洲youjizz| 激情丛林电影完整在线| 一区二区三区在线观看视频| 丝瓜视频草莓| 亚洲日本一区二区三区在线不卡 | 校花被拖到野外伦小说| 中国xxxxbbbb精品| 戳女人屁股流水羞羞漫画| 久久中文骚妇内射| 亚洲A片不卡无码久久尤物| 色爱综合网欧美| 亚洲天堂中文| 特a级黄色片| 手机看片1024国产| 又爽又黄又紧的免费视频| 国产成人在线观看免费网站| 女性爽爽影院免费观看| 亚洲视频无码中字在线| 亚洲欧美在线观看首页| 欧美一区二区三区四区五区六区 | 亚洲www美色| xxx性欧美在线| 男女无遮挡吃奶gift动态图| 伊人狼人久久精品热9| 欧美国产日韩在线| 日韩欧美国产视频| 在线亚洲一区| 伊人影视| 精品国产99久久久久久麻豆| 综合色就爱涩涩涩综合婷婷| 青青青久草| 四虎影永久在线观看精品| 四虎影院免费看| 最新欧美一级视频| 久久伊人草| 欧美成人猛男性色生活| 日本最新免费不卡二区在线| 亚洲天堂视频在线免费观看| 亚洲热播| 久久久久久久免费| 又硬又粗又大一区二区三区视频 |