|
能量收集對(duì)新一代設(shè)備來(lái)說(shuō)至關(guān)重要，它允許智能傳感器部署到比以前的種類(lèi)廣泛得多的應(yīng)用中。這些傳感器與工業(yè)電機(jī)和穿戴傳感器不同，支持在應(yīng)用中實(shí)現(xiàn)連續(xù)狀態(tài)監(jiān)視，從而實(shí)現(xiàn)長(zhǎng)期的身體健康測(cè)量。 雖然這些系統(tǒng)可以使用電池的能量，不需要將傳感器連接到交流電源，但電池在使用中需要替換或充電。如果一旦電池放進(jìn)比如大型電機(jī)或渦輪中，就很難去進(jìn)行更換。不過(guò)許多這些應(yīng)用的優(yōu)勢(shì)是它們自己可以收集能量。 工業(yè)電機(jī)的震動(dòng)是可以利用的，通過(guò)使用合適的震動(dòng)塊和轉(zhuǎn)換器，就能給監(jiān)視它的系統(tǒng)提供能量。同樣的，對(duì)于穿戴式傳感器來(lái)說(shuō)，震動(dòng)和熱能捕獲可以給電容進(jìn)行涓流充電，然后再用這個(gè)電容給傳感器供電(表格)。 表：能量收集方法的功率密度。(來(lái)源：技術(shù)研究雜志) 
接地 雖然這些系統(tǒng)提供了捕獲能量的機(jī)制，但它們很少能產(chǎn)生設(shè)計(jì)師使用電池供電系統(tǒng)時(shí)習(xí)慣的能量等級(jí)。因此所設(shè)計(jì)的系統(tǒng)盡可能消耗最少的功率是很重要的。 降低邏輯電路功耗的一個(gè)關(guān)鍵目標(biāo)是工作電壓。對(duì)于CMOS電路來(lái)說(shuō)，電壓和功耗之間存在平方的關(guān)系，這從公式P=CV2f中可以看出來(lái)，其中C是電路的電容，f是開(kāi)關(guān)頻率，V是施加的電壓。很明顯，降低電壓具有最大的降低功耗潛力。晶體管的近閾值和亞閾值工作提供了一種獨(dú)特的方法，它能夠?qū)⑽⒖刂破骱推渌壿嬰娐返墓ぷ麟妷航档偷竭h(yuǎn)低于標(biāo)準(zhǔn)邏輯所要求的值。 近閾值和亞閾值工作背后的原理是，器件正常被認(rèn)為“導(dǎo)通”的閾值電壓不需要成為邏輯電路和模擬電路的要求目標(biāo)。傳統(tǒng)的邏輯晶體管設(shè)計(jì)在飽和時(shí)會(huì)通過(guò)大電流，以便給每個(gè)門(mén)后面的電容路徑充電。不過(guò)無(wú)需將晶體管切換到完全飽和狀態(tài)也可以給這些電路路徑充電，而且允許電流更緩慢的流過(guò)。這樣做的結(jié)果是導(dǎo)致邏輯切換狀態(tài)的速度更慢，但在典型的傳感器應(yīng)用中，也不需要以最高的速度進(jìn)行開(kāi)關(guān)切換。 不過(guò)隨著閾值電壓越來(lái)越低，晶體管漏電流將呈指數(shù)式增加(圖1)。
圖1：隨著閾值電壓越來(lái)越低，晶體管漏電流將呈指數(shù)式增加。 當(dāng)電壓進(jìn)一步降低到深亞閾值范圍時(shí)，通過(guò)漏電流損失的能量比例將占主要地位，因此在考慮性能時(shí)出現(xiàn)了第二個(gè)極限因素，即供電電壓究竟能降低到多少(圖2)。
圖2：當(dāng)電壓進(jìn)一步降低到深亞閾值范圍，通過(guò)漏電流損失的能量比例將占主要地位。 對(duì)亞閾值電路的設(shè)計(jì)師來(lái)說(shuō)工藝變化以及供電電壓接近于該閾值時(shí)的效應(yīng)是個(gè)大問(wèn)題。亞閾值電路高效設(shè)計(jì)的關(guān)鍵是減少這些變化效應(yīng)的機(jī)制，比如專(zhuān)門(mén)設(shè)計(jì)用于克服這種變化的自適應(yīng)電路。密歇根大學(xué)和Ambiq Micro公司多年的開(kāi)發(fā)努力已經(jīng)形成了諸如此類(lèi)的許多亞閾值創(chuàng)新成果。整個(gè)設(shè)計(jì)流程也必須再設(shè)計(jì)，以便有效地發(fā)揮這種技術(shù)的優(yōu)勢(shì)——從用于實(shí)現(xiàn)亞閾值邏輯電路的標(biāo)準(zhǔn)單元庫(kù)一直到測(cè)試nA和pA電流所需的測(cè)試策略。只有借助這種等級(jí)的投資，才可能最大限度地發(fā)揮亞閾值設(shè)計(jì)的節(jié)能效果。 雖然亞閾值工作可以最大程度地發(fā)揮電壓與功耗之間平方關(guān)系的優(yōu)勢(shì)，但也并不永遠(yuǎn)是最合適的晶體管工作機(jī)制。因?yàn)閬嗛撝倒ぷ鞯男阅苡绊懀诮撝瞪踔羵鹘y(tǒng)的超閾值機(jī)制中使用更高電壓可能對(duì)某種電路更有好處。舉例來(lái)說(shuō)，在訪問(wèn)存儲(chǔ)器塊時(shí)并不總能從超低電壓工作中受益。 在設(shè)計(jì)高功效的微控制器時(shí)，對(duì)電壓、功耗與性能之間的折衷開(kāi)展電路級(jí)分析非常重要。這項(xiàng)工作在位于Apollo系列微控制器核心的Ambiq亞閾值功耗優(yōu)化技術(shù)(SPOT)平臺(tái)上得到了廣泛開(kāi)展。 雖然電路級(jí)設(shè)計(jì)選擇在優(yōu)化能量收集物聯(lián)網(wǎng)應(yīng)用的功耗中發(fā)揮著重要作用，但系統(tǒng)級(jí)決策對(duì)總體能耗也有著重大的影響。一個(gè)重要的步驟是盡量減少不必要的活動(dòng)，一般可以通過(guò)睡眠模式的智能運(yùn)用達(dá)到這個(gè)目的。還可以通過(guò)充分利用處理器架構(gòu)、最大限度地提高每個(gè)時(shí)鐘周期完成的工作量來(lái)進(jìn)一步增強(qiáng)性能。 微控制器通常具有一個(gè)以上的低功耗睡眠模式，從本地存儲(chǔ)器和大多數(shù)外設(shè)保持加電狀態(tài)但CPU內(nèi)核本身處于空閑狀態(tài)的輕度睡眠到大多數(shù)功能被關(guān)閉和斷電的深度睡眠模式。由于少之又少的外設(shè)和內(nèi)核功能保持在激活狀態(tài)，所以節(jié)能效果有明顯增加。不過(guò)仍有一些關(guān)鍵的設(shè)計(jì)折衷需要考慮。 一般情況下，物聯(lián)網(wǎng)傳感器節(jié)點(diǎn)需要持續(xù)監(jiān)視周?chē)沫h(huán)境，并在系統(tǒng)狀態(tài)改變時(shí)作出反應(yīng)。優(yōu)化低功耗嵌入式系統(tǒng)、特別是在使用能量收集的系統(tǒng)中依賴(lài)于間歇性能源的系統(tǒng)的關(guān)鍵是，找到可以對(duì)實(shí)時(shí)事件提供足夠響應(yīng)的最低功耗睡眠模式。 在實(shí)際系統(tǒng)中一個(gè)微控制器的最低功耗睡眠模式通常是這樣的：實(shí)時(shí)時(shí)鐘只管基本的一些設(shè)備管理功能，然后周期性地喚醒系統(tǒng)以檢查活動(dòng)。舉例來(lái)說(shuō)，系統(tǒng)每隔一秒醒過(guò)來(lái)檢查外部狀態(tài)是否改變，如果軟件需要處理輸入信號(hào)就完全喚醒處理器內(nèi)核。但這種基于輪詢的方法對(duì)于警醒狀態(tài)相對(duì)很少以及不是均勻間隔的系統(tǒng)來(lái)說(shuō)是非常浪費(fèi)資源的。 讓系統(tǒng)使用較高功耗的睡眠狀態(tài)處理I/O、當(dāng)超過(guò)閾值時(shí)快速喚醒處理器內(nèi)核可以確保對(duì)隨機(jī)中斷作出更快的響應(yīng)，但這些模式可能泄漏能量池，使得處理器沒(méi)有足夠的能量做出響應(yīng)。不過(guò)仍可以將深度睡眠模式的一些最佳因素組合起來(lái)，為關(guān)鍵輸入提供足夠快速的響應(yīng)。 可以采用超低功耗的實(shí)時(shí)時(shí)鐘設(shè)計(jì)，它們能夠檢查許多外部事件，比如由硬件中斷引起的事件，或由比較器檢測(cè)到輸入電壓變化引起的事件。當(dāng)檢測(cè)到外部事件時(shí)，系統(tǒng)可以迅速進(jìn)入喚醒狀態(tài)，這樣就不會(huì)出現(xiàn)實(shí)現(xiàn)輪詢策略導(dǎo)致的功耗泄漏，從而最大限度地延長(zhǎng)系統(tǒng)處于深度睡眠的時(shí)間。 在處理軟件時(shí)，確保每個(gè)時(shí)鐘周期達(dá)到最大工作量很重要。許多物聯(lián)網(wǎng)傳感器應(yīng)用要求使用信號(hào)處理算法檢測(cè)問(wèn)題，并在問(wèn)題轉(zhuǎn)交給用戶和/或云端之前對(duì)數(shù)據(jù)進(jìn)行預(yù)處理。這將導(dǎo)致不僅要使用32位處理器架構(gòu)而不是8位架構(gòu)，因?yàn)?2位架構(gòu)使用較少的周期處理數(shù)學(xué)運(yùn)算，而且需要使用能夠完全支持定點(diǎn)和浮點(diǎn)信號(hào)處理指令的架構(gòu)。硬件支持浮點(diǎn)算術(shù)運(yùn)算可以確保用少得多的周期執(zhí)行算法，從而讓內(nèi)核快速回到更高能效的睡眠狀態(tài)，進(jìn)一步降低總的系統(tǒng)級(jí)功耗。這種組合要求促使設(shè)計(jì)師選用諸如ARM Cortex-M4F的處理器，如同Ambiq Apollo采用的那樣。 得益于上至系統(tǒng)級(jí)、下至將電壓控制性能發(fā)揮至極致的底層電路工作時(shí)的能效改進(jìn)，能量收集正在成為種類(lèi)越來(lái)越廣泛的面向傳感器的物聯(lián)網(wǎng)設(shè)計(jì)的實(shí)用性選擇。 |
