|
能量收集對新一代設備來說至關重要，它允許智能傳感器部署到比以前的種類廣泛得多的應用中。這些傳感器與工業(yè)電機和穿戴傳感器不同，支持在應用中實現(xiàn)連續(xù)狀態(tài)監(jiān)視，從而實現(xiàn)長期的身體健康測量。 雖然這些系統(tǒng)可以使用電池的能量，不需要將傳感器連接到交流電源，但電池在使用中需要替換或充電。如果一旦電池放進比如大型電機或渦輪中，就很難去進行更換。不過許多這些應用的優(yōu)勢是它們自己可以收集能量。 工業(yè)電機的震動是可以利用的，通過使用合適的震動塊和轉換器，就能給監(jiān)視它的系統(tǒng)提供能量。同樣的，對于穿戴式傳感器來說，震動和熱能捕獲可以給電容進行涓流充電，然后再用這個電容給傳感器供電(表格)。 表：能量收集方法的功率密度。(來源：技術研究雜志) 
接地 雖然這些系統(tǒng)提供了捕獲能量的機制，但它們很少能產(chǎn)生設計師使用電池供電系統(tǒng)時習慣的能量等級。因此所設計的系統(tǒng)盡可能消耗最少的功率是很重要的。 降低邏輯電路功耗的一個關鍵目標是工作電壓。對于CMOS電路來說，電壓和功耗之間存在平方的關系，這從公式P=CV2f中可以看出來，其中C是電路的電容，f是開關頻率，V是施加的電壓。很明顯，降低電壓具有最大的降低功耗潛力。晶體管的近閾值和亞閾值工作提供了一種獨特的方法，它能夠將微控制器和其它邏輯電路的工作電壓降低到遠低于標準邏輯所要求的值。 近閾值和亞閾值工作背后的原理是，器件正常被認為“導通”的閾值電壓不需要成為邏輯電路和模擬電路的要求目標。傳統(tǒng)的邏輯晶體管設計在飽和時會通過大電流，以便給每個門后面的電容路徑充電。不過無需將晶體管切換到完全飽和狀態(tài)也可以給這些電路路徑充電，而且允許電流更緩慢的流過。這樣做的結果是導致邏輯切換狀態(tài)的速度更慢，但在典型的傳感器應用中，也不需要以最高的速度進行開關切換。 不過隨著閾值電壓越來越低，晶體管漏電流將呈指數(shù)式增加(圖1)。 
圖1：隨著閾值電壓越來越低，晶體管漏電流將呈指數(shù)式增加。 當電壓進一步降低到深亞閾值范圍時，通過漏電流損失的能量比例將占主要地位，因此在考慮性能時出現(xiàn)了第二個極限因素，即供電電壓究竟能降低到多少(圖2)。
圖2：當電壓進一步降低到深亞閾值范圍，通過漏電流損失的能量比例將占主要地位。 對亞閾值電路的設計師來說工藝變化以及供電電壓接近于該閾值時的效應是個大問題。亞閾值電路高效設計的關鍵是減少這些變化效應的機制，比如專門設計用于克服這種變化的自適應電路。密歇根大學和Ambiq Micro公司多年的開發(fā)努力已經(jīng)形成了諸如此類的許多亞閾值創(chuàng)新成果。整個設計流程也必須再設計，以便有效地發(fā)揮這種技術的優(yōu)勢——從用于實現(xiàn)亞閾值邏輯電路的標準單元庫一直到測試nA和pA電流所需的測試策略。只有借助這種等級的投資，才可能最大限度地發(fā)揮亞閾值設計的節(jié)能效果。 雖然亞閾值工作可以最大程度地發(fā)揮電壓與功耗之間平方關系的優(yōu)勢，但也并不永遠是最合適的晶體管工作機制。因為亞閾值工作的性能影響，在近閾值甚至傳統(tǒng)的超閾值機制中使用更高電壓可能對某種電路更有好處。舉例來說，在訪問存儲器塊時并不總能從超低電壓工作中受益。 在設計高功效的微控制器時，對電壓、功耗與性能之間的折衷開展電路級分析非常重要。這項工作在位于Apollo系列微控制器核心的Ambiq亞閾值功耗優(yōu)化技術(SPOT)平臺上得到了廣泛開展。 雖然電路級設計選擇在優(yōu)化能量收集物聯(lián)網(wǎng)應用的功耗中發(fā)揮著重要作用，但系統(tǒng)級決策對總體能耗也有著重大的影響。一個重要的步驟是盡量減少不必要的活動，一般可以通過睡眠模式的智能運用達到這個目的。還可以通過充分利用處理器架構、最大限度地提高每個時鐘周期完成的工作量來進一步增強性能。 微控制器通常具有一個以上的低功耗睡眠模式，從本地存儲器和大多數(shù)外設保持加電狀態(tài)但CPU內(nèi)核本身處于空閑狀態(tài)的輕度睡眠到大多數(shù)功能被關閉和斷電的深度睡眠模式。由于少之又少的外設和內(nèi)核功能保持在激活狀態(tài)，所以節(jié)能效果有明顯增加。不過仍有一些關鍵的設計折衷需要考慮。 一般情況下，物聯(lián)網(wǎng)傳感器節(jié)點需要持續(xù)監(jiān)視周圍的環(huán)境，并在系統(tǒng)狀態(tài)改變時作出反應。優(yōu)化低功耗嵌入式系統(tǒng)、特別是在使用能量收集的系統(tǒng)中依賴于間歇性能源的系統(tǒng)的關鍵是，找到可以對實時事件提供足夠響應的最低功耗睡眠模式。 在實際系統(tǒng)中一個微控制器的最低功耗睡眠模式通常是這樣的：實時時鐘只管基本的一些設備管理功能，然后周期性地喚醒系統(tǒng)以檢查活動。舉例來說，系統(tǒng)每隔一秒醒過來檢查外部狀態(tài)是否改變，如果軟件需要處理輸入信號就完全喚醒處理器內(nèi)核。但這種基于輪詢的方法對于警醒狀態(tài)相對很少以及不是均勻間隔的系統(tǒng)來說是非常浪費資源的。 讓系統(tǒng)使用較高功耗的睡眠狀態(tài)處理I/O、當超過閾值時快速喚醒處理器內(nèi)核可以確保對隨機中斷作出更快的響應，但這些模式可能泄漏能量池，使得處理器沒有足夠的能量做出響應。不過仍可以將深度睡眠模式的一些最佳因素組合起來，為關鍵輸入提供足夠快速的響應。 可以采用超低功耗的實時時鐘設計，它們能夠檢查許多外部事件，比如由硬件中斷引起的事件，或由比較器檢測到輸入電壓變化引起的事件。當檢測到外部事件時，系統(tǒng)可以迅速進入喚醒狀態(tài)，這樣就不會出現(xiàn)實現(xiàn)輪詢策略導致的功耗泄漏，從而最大限度地延長系統(tǒng)處于深度睡眠的時間。 在處理軟件時，確保每個時鐘周期達到最大工作量很重要。許多物聯(lián)網(wǎng)傳感器應用要求使用信號處理算法檢測問題，并在問題轉交給用戶和/或云端之前對數(shù)據(jù)進行預處理。這將導致不僅要使用32位處理器架構而不是8位架構，因為32位架構使用較少的周期處理數(shù)學運算，而且需要使用能夠完全支持定點和浮點信號處理指令的架構。硬件支持浮點算術運算可以確保用少得多的周期執(zhí)行算法，從而讓內(nèi)核快速回到更高能效的睡眠狀態(tài)，進一步降低總的系統(tǒng)級功耗。這種組合要求促使設計師選用諸如ARM Cortex-M4F的處理器，如同Ambiq Apollo采用的那樣。 得益于上至系統(tǒng)級、下至將電壓控制性能發(fā)揮至極致的底層電路工作時的能效改進，能量收集正在成為種類越來越廣泛的面向傳感器的物聯(lián)網(wǎng)設計的實用性選擇。 |
