|
意法半導(dǎo)體（ST）宣稱其所開發(fā)的rSRAM技術(shù)將在不過多增加芯片制造成本的前提下，有效消除嵌入式SRAM“軟錯(cuò)誤”對(duì)于電子設(shè)備可能造成的不良影響。 所謂的“軟錯(cuò)誤”是指 由構(gòu)成地球低強(qiáng)度背景輻射的核粒子引起的芯片內(nèi)部電荷貯存狀態(tài)的改變，這種改變雖然不會(huì)對(duì)芯片產(chǎn)生有形損壞，但將產(chǎn)生錯(cuò)誤數(shù)據(jù)并造成設(shè)備的臨時(shí)故障。半導(dǎo)體技術(shù)的發(fā)展，晶體管的尺寸不斷變小，使得每個(gè)晶體管本身對(duì)背景輻射的影響更加敏感；同時(shí)芯片復(fù)雜性的大幅度提高也意味著芯片上某一部分遭受一個(gè)軟錯(cuò)誤的影響的機(jī)率大幅提高。這一趨勢(shì)在嵌入式SRAM存儲(chǔ)器中更為明顯，而目前，在一個(gè)典型芯片上SRAM占晶體管總數(shù)的50%以上，并且這個(gè)比例在10年后預(yù)計(jì)會(huì)達(dá)到90%，隨著嵌入SRAM的數(shù)量的增加，一個(gè)軟錯(cuò)誤帶來的嚴(yán)重后果的危險(xiǎn)程度也在增加。因此排除“軟錯(cuò)誤”對(duì)系統(tǒng)的威脅變得日益重要。 這個(gè)圖片描述了在SRAM單元上加入了兩個(gè)電容器，在兩個(gè)電容器的柱狀結(jié)構(gòu)內(nèi)，一個(gè)高K介質(zhì)被插在兩個(gè)同軸多晶硅電極之間。這兩個(gè)堆棧式電容器的作用是可以將觸發(fā)軟錯(cuò)誤所需的臨界電荷提高幾個(gè)數(shù)量級(jí)，而無需擴(kuò)大芯片面積。 ST對(duì)此的解決方案是，開發(fā)出一個(gè)新的SRAM單元體系結(jié)構(gòu)rSRAM (增強(qiáng)型 SRAM)，這種創(chuàng)新技術(shù)需要在一個(gè)標(biāo)準(zhǔn)6晶體管SRAM單元內(nèi)增加兩個(gè)電容器，以提高單元邏輯狀態(tài)的電荷量，使之能夠隨機(jī)轉(zhuǎn)換到高于散射粒子通常產(chǎn)生的電荷電平，這種結(jié)構(gòu)可以預(yù)防α粒子的輻射，并且對(duì)中子產(chǎn)生的軟錯(cuò)誤的敏感性極低，據(jù)稱大幅度提高了存儲(chǔ)單元的強(qiáng)度，而且沒有影響存儲(chǔ)器性能。同時(shí)，由于新增加的電容器被垂直放在標(biāo)準(zhǔn)SRAM單元的上方，新單元所占用硅面積沒有變化，而且電容器的制造工藝借用了ST經(jīng)過實(shí)踐證明的嵌入式DRAM技術(shù)，因此制造成本沒有顯著的增加。 由美國(guó)Los Alamos國(guó)家實(shí)驗(yàn)室中子散射中心提供的測(cè)試結(jié)果表明ST的rSRAM單元的軟錯(cuò)誤發(fā)生率比常規(guī)SRAM單元低大約250倍。因?yàn)樵黾恿斯?jié)點(diǎn)電容，rSRAM的速度與標(biāo)準(zhǔn)SRAM結(jié)構(gòu)相比慢大約5%，但是ST表示通過調(diào)整電容器的外形和電介質(zhì)材料， rSRAM允許對(duì)速度、功率和抗軟錯(cuò)誤性進(jìn)行優(yōu)化組合。 |
