|
意法半導體（ST）宣稱其所開發的rSRAM技術將在不過多增加芯片制造成本的前提下，有效消除嵌入式SRAM“軟錯誤”對于電子設備可能造成的不良影響。 所謂的“軟錯誤”是指 由構成地球低強度背景輻射的核粒子引起的芯片內部電荷貯存狀態的改變，這種改變雖然不會對芯片產生有形損壞，但將產生錯誤數據并造成設備的臨時故障。半導體技術的發展，晶體管的尺寸不斷變小，使得每個晶體管本身對背景輻射的影響更加敏感；同時芯片復雜性的大幅度提高也意味著芯片上某一部分遭受一個軟錯誤的影響的機率大幅提高。這一趨勢在嵌入式SRAM存儲器中更為明顯，而目前，在一個典型芯片上SRAM占晶體管總數的50%以上，并且這個比例在10年后預計會達到90%，隨著嵌入SRAM的數量的增加，一個軟錯誤帶來的嚴重后果的危險程度也在增加。因此排除“軟錯誤”對系統的威脅變得日益重要。 這個圖片描述了在SRAM單元上加入了兩個電容器，在兩個電容器的柱狀結構內，一個高K介質被插在兩個同軸多晶硅電極之間。這兩個堆棧式電容器的作用是可以將觸發軟錯誤所需的臨界電荷提高幾個數量級，而無需擴大芯片面積。 ST對此的解決方案是，開發出一個新的SRAM單元體系結構rSRAM (增強型 SRAM)，這種創新技術需要在一個標準6晶體管SRAM單元內增加兩個電容器，以提高單元邏輯狀態的電荷量，使之能夠隨機轉換到高于散射粒子通常產生的電荷電平，這種結構可以預防α粒子的輻射，并且對中子產生的軟錯誤的敏感性極低，據稱大幅度提高了存儲單元的強度，而且沒有影響存儲器性能。同時，由于新增加的電容器被垂直放在標準SRAM單元的上方，新單元所占用硅面積沒有變化，而且電容器的制造工藝借用了ST經過實踐證明的嵌入式DRAM技術，因此制造成本沒有顯著的增加。 由美國Los Alamos國家實驗室中子散射中心提供的測試結果表明ST的rSRAM單元的軟錯誤發生率比常規SRAM單元低大約250倍。因為增加了節點電容，rSRAM的速度與標準SRAM結構相比慢大約5%，但是ST表示通過調整電容器的外形和電介質材料， rSRAM允許對速度、功率和抗軟錯誤性進行優化組合。 |
