|
消費者對便攜設備新功能的要求永無止境，并且希望仍能保持電池充電后的工作時間。于是，系統(tǒng)設計與 SoC 設計小組面臨在增加功能的同時保證電池的使用時間的挑戰(zhàn)。要達到這一點，就需要使用新的節(jié)能技術，如電壓調(diào)節(jié)(voltage scaling)。SoC 設計中降低功耗可以用兩種方式來實現(xiàn)，一種是開環(huán)電壓調(diào)節(jié)（動態(tài)），另一種則是閉環(huán)（自適應）電壓控制方法。 頻率調(diào)節(jié)與電壓調(diào)節(jié) 計算系統(tǒng)在實際期限中執(zhí)行任務。當系統(tǒng)為高負載時，系統(tǒng)要在最大頻率下工作。而當系統(tǒng)負載低時，則允許系統(tǒng)在較低頻率下工作。這種頻率調(diào)節(jié)是一種降低運行功耗的有效方式。電壓調(diào)節(jié)與頻率調(diào)節(jié)相互結合，能夠極大地降低功耗，提高能量效率。動態(tài)電壓調(diào)節(jié)（DVS）是在一個開環(huán)電壓控制系統(tǒng)中用多組頻率、電壓對來實現(xiàn)。自適應電壓調(diào)節(jié)（AVS）用一個閉環(huán)電壓控制系統(tǒng)來實現(xiàn)，它無需配對的頻率、電壓，能提供更優(yōu)的節(jié)能效果。 CMOS 數(shù)字系統(tǒng)中的功耗 CMOS 數(shù)字系統(tǒng)的功率是開關功率（動態(tài)）與泄漏功率的總和。 P = Pswitch + Pleakage ≈ C x V2AF + Ileakage 其中 C 表示數(shù)字系統(tǒng)中的開關電容，V 為供電電壓，F(xiàn) 則為開關時鐘頻率，A 是開關活動因數(shù)，而 Ileakage 則為漏電流。 開環(huán)動態(tài)電壓調(diào)節(jié)（DVS） 圖 1 顯示的是一個 DVS 系統(tǒng)。當允許工作在低于最高頻率時，頻率隨電壓的下降而降低。在 DVS 系統(tǒng)中，每種工作頻率的供電電壓值都是所有芯片工藝和溫度變化所需的最差值。當系統(tǒng)在降低的頻率工作時，功耗也顯著下降，因為功率方程中的 F 和 V2 兩項均減小。當系統(tǒng)工作在最高頻率時，DVS 方法對恒定電壓沒有節(jié)能效果。 圖 1 – 開環(huán) DVS 框圖 Frequency Voltage Pairs：頻率-電壓對 Frequency (1) Vdd(1)：頻率(1)Vdd(1) Frequency (2) Vdd(2)：頻率(2)Vdd(2) Frequency (3) Vdd(3)：頻率(3)Vdd(3) System Processor：系統(tǒng)處理器 VDD_OK Timer：VDD_OK 定時器 Clock Management Unit：時鐘管理單元 Companion Power Supply(Regulator)：配合的電源（穩(wěn)壓器） 閉環(huán)自適應電壓調(diào)節(jié)（AVS） 圖 2 是采用 PowerWise? 先進電源控制器（APC）以及集成硬件性能監(jiān)控器（HPM）與電源管理單元（PMU）的一個閉環(huán) AVS 系統(tǒng)。APC 通過開放標準 PowerWise 接口(PWI)連接到 PMU 上。這些組成部分自適應地為多種時鐘頻率、溫度和芯片工藝提供最低供電電壓。 閉環(huán) AVS 系統(tǒng)使用嵌入在電壓調(diào)節(jié)域中的 HPM 來監(jiān)控芯片芯的時序性能，并提供可變電壓系統(tǒng)控制環(huán)路的閉環(huán)機制。由于 HPM 與其監(jiān)控的計算系統(tǒng)位于相同的芯片上，因而可以提供芯片工藝補償以及溫度補償。 圖 2 – 閉環(huán) AVS 方塊圖 System Processor：系統(tǒng)處理器 Advanced Power Controller：先進電源控制器 Frequency Table：頻率表 Clock Management：時鐘管理 Hardware Performance Monitor：硬件性能監(jiān)控器 Control Loop Processing：控制環(huán)路處理 PWI Master：PWI 控制 Power Management Unit(Regulator)：電源管理單元（穩(wěn)壓器） PowerWiseTM Interface：PowerWiseTM 接口 APC 處理來自 HPM 的信息，決定是否需要調(diào)節(jié)電壓。電壓調(diào)節(jié)指令通過 PWI 送給 PMU。 采用低速時序的芯片工藝，ASIC 設計可以在最高溫度下工作。典型的工作溫度和典型的芯片性能會有電壓余量(headroom)。AVS 系統(tǒng)會檢測這一余量，并調(diào)整電壓，使得在所有運行頻率上都有最低的運行功率。 降低 SoC 的功耗 圖 3 中的測試芯片是在標準的 0.18 微米 CMOS 工藝上實施的。處理器(ARM7 TDMI-S)與外圍邏輯電路均由自適應的電壓供電，電壓變動范圍是 1.8V 至 1.2V。模擬電路和時鐘發(fā)生邏輯電路的電壓是固定的，為 1.8V。 圖 3 – 0.18 微米測試芯片的裸片布局 HPM 與一個分立的電壓調(diào)節(jié)系統(tǒng)通信，該系統(tǒng)模擬一個完全集成的 APC、PWI 和 PMU 閉環(huán)系統(tǒng)。 圖 4 顯示測試芯片電壓調(diào)節(jié)域的功率比較圖。對于這塊典型的性能測試芯片，在固定 1.8V 供電電壓時，帶 AVS 測出的節(jié)能百分比為：80MHz 時 45%，48MHz 時 63%，6MHz 時 81%。 圖 4 – 功率測量：固定電壓和使用 AVS 時的 0.18 微米測試芯片 Power Consumption Comparison：功耗比較圖 Measured, 180nm, Typical Silicon, Room Temp：測量條件：0.18 微米典型芯片，室溫 Power(Normalized)：功率（標準化） Frequency(MHz)：頻率（MHz） Fixed Voltage：固定電壓 PowerWise AVS 的優(yōu)點 圖 5 同時顯示了各種功耗的模擬圖，包括固定電壓、開環(huán) DVS 和閉環(huán) AVS 供電系統(tǒng)。 模擬圖使用了一個 ±10% 的調(diào)節(jié)方法，為96MHz 、低速仿真模型以及 120 度連結溫度等設計工作條件提供固定而且是 DVS 的電壓。這些條件代表了一個 ASIC 設計中常見的時序分析條件。 圖 5 – 模擬的功率圖：采用 AVS、2 級 DVS 和固定供電電壓的 0.13 微米設計 Power Consumption Conparison：功耗比較圖 Simulated, 130nm, Typical Silicon, Room Temp：模擬條件：0.13 微米典型芯片，室溫 Power(Normalized)：功耗（標準化） Frequency(MHz)：頻率（MHz） Fixed Voltage：固定電壓 DVS(2-step)：DVS（2-級） DVS 的數(shù)據(jù)表示了一種兩級式供電系統(tǒng)。在 70 MHz 以上頻率時，采用 1.2V 供電，而在低于 70MHz 頻率時，則提供 0.9V 電壓。AVS 的供電電壓等于模擬設計中發(fā)生一個時序錯誤時的電壓與考慮 HPM 準確性的適當電壓裕度之和。 當系統(tǒng)在可調(diào)節(jié)頻率下工作時，DVS 和 AVS 共同達成降低固定電壓系統(tǒng)功耗的目標。AVS 在所有工作頻率時都能提供降低功耗的額外好處。達到設計目標頻率的節(jié)能是采用低速芯片時最大頻率與最大連結溫度條件下閉環(huán)時序的設計需要。 結論 功耗和能效都是系統(tǒng)設計的重要考慮因素。在系統(tǒng)設計中使用 DVS 或 AVS 可以使固定電壓系統(tǒng)獲得顯著的節(jié)能效果。當頻率可調(diào)節(jié)系統(tǒng)的工作頻率低于最大設計頻率時，DVS 可提供節(jié)電節(jié)能功能。AVS 則在固定頻率系統(tǒng)和可變/可調(diào)節(jié)頻率系統(tǒng)中發(fā)揮節(jié)電節(jié)能作用。PowerWise 自適應電壓調(diào)節(jié)技術可以在 SoC 的所有設計工作頻率下達到顯著的降低功耗目的，包括最大設計目標頻率。 |
