|
本文介紹一種ADSP-2106x DSPs (數字信號處理器, Digital Signal Processors)的軟件仿真器(ADSPSim)。在此仿真器構架過程中，面向對象仿真技術的使用大大改善了軟件的模塊化、可重用性和靈活性，更加體現了軟件仿真器在實現軟硬件協同設計開發和早期測試過程中的優勢。 1 引言 DSPs(數字信號處理器)在航空航天工程等領域已得到廣泛應用，為實現早期測試，仿真器的使用提供了建立嵌入式系統軟硬件協同測試環境的可能。仿真器可分為軟件仿真器(Simulator)和硬件仿真器 (Emulator)兩類，而軟件仿真器比較硬件仿真器有著不可替代的優勢： (1) 開發人員能在獲得實際硬件原型前，能快速評價目標機軟、硬件特性，實現硬件和軟件并行設計開發，并縮短嵌入式軟件的開發周期，盡早發現軟件中的缺陷，降低開發成本； (2) 軟件仿真器具有高度的靈活性，可獨立對CPU進行深入分析，或可用于對整個系統進行建模。還可輕松地進行重新配置，可與各種存儲器或外設相集成。這樣就可以對整個嵌入式系統的正確性進行驗證。 (3) 由于軟件仿真器能夠反復地運行相同的仿真過程，便于在對軟件進行調試、測試過程中，控制與分析應用程序運行及仿真環境的狀態，并可以采集到大量的調試數據。 軟件仿真器一般都是在ISA(指令集體系結構)級對系統進行仿真的，本文也不例外，也就是所說的指令集仿真器。 指令集仿真器的實現方法有兩大類：一類是解釋型指令集仿真器，將應用程序裝載入仿真的存儲器中，在運行時模擬“取指(fetch)-譯碼(decode)-執行(execute)”的流水對每條目標指令進行解釋，將結果存入仿真的寄存器或存儲器中。另一類是編譯型指令集仿真器，又可細分為基于靜態編譯與基于動態編譯兩類，其原理是將目標機的指令直接翻譯為能實現相應功能的宿主機上的指令/指令塊，翻譯在編譯時實現為基于靜態編譯的指令仿真器，在裝載時才實現為基于動態編譯的指令仿真器。解釋型指令集仿真器仿真速度比較慢，但由于是對指令的逐條解釋，可以提供對執行應用程序的很方便的控制；而編譯指令集仿真器雖然有較高的仿真速度，但由于對源程序進行了反編譯后又進行了優化，已經丟失了原來的用戶程序與高級語言的對應關系。解釋型指令集仿真器提供了調試運行仿真器的可能，更利于嵌入式軟件測試，因此本文中的指令集仿真器的實現采用此類方式。 隨著面向對象技術的成熟，仿真軟件已經朝著可互操作性、可重用性、面向對象的趨勢發展，面向對象仿真( Object-Oriented Simulation )已成為當前仿真研究領域最為活躍的研究方向之一。本文中的軟件仿真器ADSPSim在構架上也采用了面向對象的仿真技術。 2 ADSP-2106x SHARC DSPs簡介 ADSP-2106x是AD公司的第二代32位浮點數字信號處理器，AD稱之為SHARC(Super Harvard Architecture Computer，超級哈佛結構體系結構計算機)。目前包括四種產品：ADSP-21060、ADSP-21061、ADSP-21062、ADSP-21065L。 2.1 ADSP-2106x體系結構概述 和馮諾伊曼結構不同，哈佛結構使用分離的數據和程序空間及分類的訪問總線。而改進的超級哈佛結構的超級之處在于允許在程序存儲器(PM)中同時存放數據和指令(可靈活配置)。再輔以獨立劃分的片內總線(分別用于PM和DM, 數據存儲器)和指令高速緩存，很好地解決了在執行雙數據存取的指令時，當需要從PM中讀寫數據而產生的使用PM數據總線的沖突。當第一次發生使用PM數據總線的沖突時，處理器會將指令存放在高速緩存中，當再次使用該指令時，處理器就可以一次性完成從高速緩存中取指令，從DM和PM同時取數據的并行操作。ADSP-2106x的詳細體系結構如圖1所示。 圖1 ADSP-2106x 組成框圖 2.2 ADSP-2106x指令系統概述 ADSP-2106x指令系統具有RISC(精簡指令系統)指令長度一致、單周期執行時間、易于并行和流水線處理的特點，可以分為四大類：計算并存取指令，程序流控制指令，立即數尋址存取指令，及其它指令。又可按照操作碼細分為24小類。值得指出的是，其中大多數指令包含指定計算操作的域。ADSP-2106x指令固定長度為48位，若包含計算操作域，則低0～22位固定為計算操作指令。詳細指令集見附錄A&B。 正是由于計算指令與存取或跳轉指令可以合并在一條指令中譯碼執行，ADSP-2106x擁有一個高性能的計算內核，它可以在每個指令周期內完成三個計算，包括一次加法、一次減法、一次乘法，以及寄存器到存儲器的存/取操作，或是程序流的改變操作。因此在60 MHz 的時鐘速率下可以得到180 MFLOPS(每秒兆浮點操作次數)的性能。 3 軟件仿真器ADSPSim的構架與實現 ADSPSim在INTEL/WINDOWS 2000環境下運行，模擬SHARC體系結構的數字信號處理器，屬于跨體系結構仿真，這也是采用解釋型指令仿真技術的原因之一。 3.1主要功能 ADSPSim的主要功能是模擬ADSP-2106x執行其上擴展名為.dxe的可執行程序。此類目標可執行程序為 ELF(Executable and Linkable Format)格式，其中的調試信息符合DWARF2格式。除了模擬核心處理器基本功能外，ADSPSim還能仿真了雙端口SRAM，IOP(I/O Processor)寄存器等。 除了模擬功能外，ADSPSim還實現了常用的程序調試功能，包括反匯編，斷點(breakpoint)及內存讀寫監視點(watchpoint)的設置，單步進入/單步跳過運行，符號信息與行號信息的查詢，存儲器與寄存器內容的查看與修改，函數最大和最小十個執行時間統計，函數執行次數統計，覆蓋率信息統計，保存/加載當前存儲器狀態。 ADSPSim還以動態鏈接庫形式提供，大量接口函數提高了系統的可操作性和可擴展性。 3.2 ADSPSim的構架 ADSPSim按照圖1所示各功能單元抽象得出相應模塊，如圖2所示。 圖2 ADSPSim功能模塊圖 前面提到過，運行于ADSP-2106x上的目標可執行程序為ELF格式。GNU的BFD(Binary File Description，二進制文件描述)鏈接庫并不能支持AD公司所用的ELF格式，因此ADSPSim設計時未使用該鏈接庫，而是單獨開發解析模塊，即程序加載模塊。為了方便向其它格式擴展，利用類和繼承的優勢，創建程序加載器基類，實際各類文件格式的解析由派生類完成。程序加載模塊不僅解析程序得到相應的符號表、行號信息給調試功能模塊，還負責映射指令和數據至仿真的存儲器。 寄存器模塊實現了通用寄存器和IOP寄存器，相應詳細的寄存器編碼和格式見附錄A&C。為了方便調試程序，寄存器的內容可以通過接口函數顯示修改。 仿真存儲器內容由程序加載模塊映射，各類芯片的存儲器空間大小和編址不盡相同，但均分為內部存儲空間、多處理器存儲空間和外部空間3部分，其中的內部存儲空間都包含IOP寄存器空間，正常字空間和短字空間。短字空間與正常字空間實際上是相同的物理空間，只是尋址方式不同，短字空間對內存以16bit為單位尋址，而正常字空間則以32/48位尋址。各芯片存儲器不同之處詳見第5章。注意，IOP寄存器實際上屬于特殊的存儲器空間。同樣，存儲器的內容也能通過接口函數顯示修改。 調試功能模塊提供對符號表、行號信息及其它調試信息的查詢變量信息另外，ADSPSim還實現了調試運行功能，包括反匯編，單步進入/單步跳過運行，置斷點/內存讀寫監視點，保存當前仿真器狀態及存儲器內容，或加載已保存的仿真器狀態，統計函數執行時間和覆蓋率信息等。 ADSPSim的關鍵模塊為核心單元模塊，即模擬了圖1所示的核心處理器功能單元，包括包含有程序控制器，指令高速緩存，定時器及21kCore。程序控制器實現順序執行、循環、子程序調用、跳轉、中斷等程序結構，及其它相關功能，詳見第3章。21kCore包括了ALU、乘法器和移位器，并完成了三級流水中的譯碼和執行單元。圖1所示的數據地址產生器(DAG)未單獨實現，已合并至21kCore。核心單元部分各芯片也存在不同，例如中斷基地址、短字空間地址的判斷，這些細微的差別由相應的派生類實現。 圖2中虛線框內為ADSPSim的功能模塊，基于接口函數，圖形界面模塊提供用戶對仿真器操作途徑。 ADSP-2106x作為一個系列的數字信號處理器，其包含的四種產品指令系統和體系結構基本相同，唯一在于片上存儲器的大小和外部接口不盡相同。仿真器基于面向對象的方法構架，面向對象技術的類和繼承的利用，使得ADSP-2106x各產品的共性能很方便的抽象出來，相異之處由派生類實現，達到了代碼的高度重用。 3.3 ADSPSim實現中的難點技術 3.3.1各類數據的表示 ADSP-2106x支持IEEE754/854標準定義的32位單精度浮點數，還支持相同格式的40位擴展精度浮點數(有額外的8位尾數)和16位短字浮點數(僅有4位指數12位尾數)。當然，ADSP-2106x也支持32位的定點格式，包括有符號或無符號的小數和整數(詳見附錄C)。ADSP-2106x數據寄存器為40位，用來存放上述定點和浮點數據。定點數據不難實現，而16/32/40位浮點數則需要額外構造浮點數據類型，來區分符號位、指數和尾數部分。運算時將構造的浮點數據結構轉換為常見的浮點數進行運算，當然運算結果需要轉換回來。 更特殊之處在于，ADSP-2106x的乘法單元包含80位乘法累加器MRF和MRB用于32位×32位＝64位數據乘法。而C/C++中常用數據結構最多至64位，ADSPSim中構造了新的類作為80位數據以實現此類乘法(乘法具體算法見B.2.2&C.5)。利用運算符重載使得該類能同常見的數據結構進行運算，同樣也能對其進行賦值；另外為了在運算中判斷是否上溢/下溢/為負，還提供了相應的接口函數。 3.3.2存儲器結構組織 程序加載模塊解析目標可執行文件后得到的存儲器內容，按段組織映射至虛擬存儲器，段數據結構如下： 因為IOP寄存器實際上是特殊的存儲器空間，因此單獨由指針pSpecialMemory尋址其內容，而常規存儲器空間則由pDataBuffer給定內容。覆蓋率信息數組最高位表示是否覆蓋，低兩位：若為00表示順序執行指令或者絕對跳轉指令；01表示條件分支指令執行時條件不滿足，未發生跳轉；10表示條件分支指令執行時條件滿足，發生跳轉。 4 結束語 作為一種用以模擬可執行程序在目標芯片上運行情況的工具，ADSPSim已應用于型號工程，是進行嵌入式軟件測試和計算機體系結構研究的有力工具，不僅可以單獨的工具形式提供給用戶用于測試，還能以動態鏈接庫形式提供給軟件仿真測試環境，是軟件仿真測試環境的重要組成部分。 |
